



HAL
open science

Ensemble d'acquisition vidéo pour synthétiseur d'images

Jean-Louis de Marinis

► **To cite this version:**

Jean-Louis de Marinis. Ensemble d'acquisition vidéo pour synthétiseur d'images. Electronique. 1986. dumas-00323030

HAL Id: dumas-00323030

<https://dumas.ccsd.cnrs.fr/dumas-00323030>

Submitted on 19 Sep 2008

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

CONSERVATOIRE NATIONAL DES ARTS ET METIERS

CENTRE REGIONAL ASSOCIE DE GRENOBLE

C.U.E.F.A.

MEMOIRE

Présenté en vue d'obtenir le

DIPLOME D'INGENIEUR C.N.A.M.

en

ELECTRONIQUE

par

J-L DE MARINIS

ENSEMBLE D'ACQUISITION VIDEO POUR SYNTHETISEUR D'IMAGES

Soutenu le 7 Mars 1986

Jury

Président : J-Y BERNARD
P. SERMET
Membres : F. MARTINEZ
R. BOUTTAZ
G. SCHEID

CONSERVATOIRE NATIONAL DES ARTS ET METIERS

CENTRE REGIONAL ASSOCIE DE GRENOBLE

C.U.E.F.A.

MEMOIRE

présenté en vue d'obtenir le

DIPLÔME D'INGENIEUR C.N.A.M.

en

ELECTRONIQUE

par

J-L DE MARINIS

ENSEMBLE D'ACQUISITION VIDEO POUR SYNTHETISEUR D'IMAGES

Les travaux relatifs au présent mémoire ont été effectués au sein de l'équipe "Communication Graphique" du laboratoire ARTEMIS de l'Institut IMAG sous la direction de Monsieur F. MARTINEZ professeur à l'Université Scientifique et Médicale de Grenoble (U.S.M.G.).

Je tiens à remercier :

Monsieur J-Y Bernard Professeur au Conservatoire National des Arts et Métiers pour l'honneur qu'il me fait en présidant ce jury.

Monsieur P. Sermet, Professeur à l'Ecole Nationale Supérieure des Ingénieurs Electroniciens de Grenoble (ENSERG) et, en soirée, enseignant et responsable de la filière électronique du C.U.E.F.A.

Pour la qualité et la rigueur de son enseignement au cycle B d'électronique et pour les encouragements qu'il m'a prodigués durant ma scolarité.

Monsieur F. Martinez, Professeur à l'Université Scientifique de Grenoble et responsable de l'équipe "Communication Graphique" du laboratoire ARTEMIS de l'Institut I.M.A.G.

Pour m'avoir accepté au sein de son équipe de recherche et pour avoir chaleureusement guidé mes travaux.

Monsieur Mermet, Directeur du laboratoire ARTEMIS pour avoir mis à ma disposition les ressources matérielles d'un secrétariat parfaitement opérationnel.

Madame M. Scheid, Ingénieur de Recherche au laboratoire de traitement et de reconnaissance des formes de l'ENSERG, pour avoir accepté de participer à ce jury.

Le corps professoral du C.U.E.F.A. pour l'ensemble des enseignements dispensés durant quatre années.

Mon chef de service, Monsieur R. Bouttas, Directeur de l'atelier de micro-informatique de l'Institut IMAG.

Pour les excellentes conditions de travail qui m'ont permis de réaliser ce projet conjointement à mes activités professionnelles.

Mes collègues de travail pour l'intérêt qu'ils ont porté à mes réalisations.

Toute ma reconnaissance ira à ceux qui ont bien voulu parcourir l'ultime version de ce mémoire afin d'y apporter leurs critiques.

La multiplication de ce mémoire à été réalisée au service reprographie de l'Institut IMAG sur la base d'un document mis en page et dactylographié par mes soins.

La réalisation matérielle des prototypes présentés n'a fait appel à aucune sous traitance pour les opérations de câblage ou de maintenance.

ABREVIATIONS ET SYMBOLES

- Hz : unité de fréquence (Hertz).
- s : unité de temps (seconde) et ses multiples :
ns : nanoseconde
μs : microseconde
ms : milliseconde
- Ti : désignation de la période d'un signal électrique périodique.
- Fi : désignation d'une fréquence ($F_i = 1/T_i$).
- Ω : unité de résistance (Ohm).
- "0" : niveau logique zéro
- "1" : niveau logique un
- θ : désignation d'un angle de déphasage
- H ou h : relatif à un déplacement (balayage) horizontal.
- V ou v : relatif à un déplacement vertical.
- CAN : conversion analogique numérique
- CNA : conversion numérique analogique
- D.T.C. : dispositif à transfert de charges
- C.C.D. : anglicisme de D.T.C. (charge coupled devices).

Z : relatif à une impédance

RAM : Random Access Memory = mémoire vive

[] : renvoi aux références bibliographiques

(i,j) : numéro repère d'une expression mathématique
i = numéro de chapitre
j = " de formule

SOMMAIRE

Introduction1

Présentation générale du mémoire4

Chapitre I PRESENTATION DU SYNTHETISEUR D'IMAGES

I-1	Le synthétiseur d'images	12
I-2	Concepts liés à la synthèse d'images	13
I-2-1	L'approche classique	13
I-2-2	Les concepts actuels	15
I-3	Architecture du synthétiseur	16
I-4	La mémoire de trame	17
I-5	Principe du mélangeur d'images	20
I-5-1	Mélange de deux images synthétiques	20
I-5-2	Mélange d'images synthétique et vidéo	22
I-6	Analyse d'une image vidéo	22

Chapitre II CAPTEURS D'IMAGES VIDEO

II-1	Choix d'un capteur d'image	26
II-1-1	Définition verticale	26
II-1-2	Synchronisation externe	27
II-2	Caméra et capteur D.T.C.	27
II-2-1	Dispositifs à transfert de charges	27
II-2-2	Capteurs uniligne à D.T.C.	28
II-2-3	Capteurs matriciel à D.T.C.	30
II-2-4	Caméras C.C.D.	31
II-3	Caméra à tube Vidicon	32
II-3-1	Tubes Vidicon	32
II-3-2	Principales caractéristiques	33

Chapitre III CAMERA VIDEO MONOCHROME

III-1	Présentation du synoptique	38
III-2	Particularités de notre caméra	40
III-3	Description du signal vidéofréquence	41
III-3-1	Signaux de synchronisation ligne	43
III-3-2	Signaux de synchronisation trame	44
III-4	Réglages de lumière et de contraste	46
III-5	Alignement du signal vidéo	47

Chapitre IV MODULE DE CONVERSION

IV-1	Numérisation d'un signal vidéo	51
IV-2	Choix du type de convertisseur	52
IV-2	Module de conversion	54
IV-2-1	Choix du convertisseur A/N	54
IV-2-2	Conversion sur 7 bits	55
IV-3	Mise en oeuvre du convertisseur A/N	57
IV-3-1	Circuits de service	57
IV-3-2	Test du convertisseur	60
IV-3-3	Contrôle de conversion	61

Chapitre V CAMERA VIDEO COULEUR

V-1	Analyse d'une image en couleur	64
V-2	La caméra couleur	65
V-2-1	Caméra couleur tritube	65
V-2-2	Caméra couleur monotube	67
V-3	Codage des signaux vidéo couleur	67
V-4	Choix de la caméra couleur	68

Chapitre VI MODULE DE CONVERSION COULEUR

VI-1	Choix des convertisseurs A/N	70
VI-2	Mise en oeuvre des convertisseurs	70

Chapitre VII MODULE DE SYNCHRONISATION EXTERNE

VII-1	Présentation	73
VII-2	Boucle d'asservissement de phase	75
VII-2-1	Définition des paramètres	76
VII-2-2	Caractéristiques de fonctionnement	78
VII-3	Paragraphe supprimé.....	
VII-4	Synthèse de fréquence et asservissement ligne ...	85
VII-4-1	Choix des composants	85
VII-4-2	Calcul des éléments du filtre	91
VII-4-3	Comportement et performances	99
VII-5	Asservissement trame	101
VII-5-1	Génération du signal SYTIN	101
VII-5-2	Principe de la synchro. adoptée	104
VII-6	Maquette de test du module de synchro. trame ...	110
VII-6-1	Présentation de la maquette	110
VII-6-2	Description partielle du G.D.P.	112
VII-6-3	Formation du signal vidéocomposite	113
VII-6-4	Mélangeur vidéo	114
VII-7	Comportement du module de synchro. externe	116

Chapitre VIII CARTE D'ACQUISITION VIDEO TEMPS REEL

VIII-1	Présentation du synoptique	117
VIII-2	Logique d'interfaçage	118
VIII-3	Réalisation de la carte d'acquisition	121

Chapitre IX GENERATEUR DE SIGNAUX VIDEO

IX-1	Présentation et cahier des charges	122
IX-2	Le générateur de signaux de synchronisation	123
IX-2-1	Description	123
IX-2-2	Fonctionnement en synchro. externe	124
IX-3	Génération d'une mire de barres couleur	128
IX-3-1	Principe de la génération	128
IX-3-2	Réalisation	129
IX-4	Génération d'une mire noir et blanc	130

Chapitre X GENERATEUR DE SIGNAUX DE SYNCHRONISATION

X-1	Présentation du problème	133
X-2	Générateur de signaux de synchro. normalisés	134
X-3	Le système de codage PAL	135
X-3-1	Modulation des signaux de chrominance.....	135
X-3-2	Salve de référence	137
X-4	Principe du codeur PAL	138
X-5	Réalisation du générateur de synchro. PAL	140
X-5-1	Présentation du synoptique	140
X-5-2	Réalisation	142
X-5-3	Réglages et résultats.....	143

<u>Conclusion</u>	144
-------------------------	-----

<u>Schémathèque</u>	146
---------------------------	-----

Schéma N°1	Amplificateur vidéo du module N/B	147
Schéma N°2	Etage de conversion A/N 7 bits	148
Schéma N°3	Etage d'extraction du signal de synchro ...	149
Schéma N°4	Etage de conversion N/A	150
Schéma N°5	Etage de conversion A/N 4 bits	151
Schéma N°6	Asservissement ligne	152
Schéma N°7	Asservissement trame	153
Schéma N°8	Maquette de test	154
Schéma N°9	Générateur de signaux vidéo	155
Schéma N°10	Générateur de signaux de synchronisation .	156

Annexes

Annexe N°1	Caméras vidéo N/B : tableau comparatif	157
Annexe N°2	Caméras vidéo couleur : " "	158

Table des photographies

Photo N°1 Vue d'ensemble de GETRIS159
Photo N°2 Carte d'acquisition vidéo temps réel.....159
Photo N°3 Carte du module de synchro. externe160
Photo N°4 Générateur de mire et moniteur couleur160
Photo N°5 Incrustation de caractères sur image vidéo161
photo N°6 Caméra couleur Sony M3161

Bibliographie162

INTRODUCTION

C'est une évidence, l'ordinateur s'est emparé de l'image. Alors que l'informatique traditionnelle apparaissait à beaucoup comme une science sans attrait ni fantaisie l'avènement de l'image lui a permis d'envisager la séduction. Avec timidité à ses débuts l'informatique graphique ou infographie a peu à peu gagné les petits et grands écrans. L'ordinateur se hisse actuellement au niveau des moyens de communication les plus puissants car l'image est chargée d'un pouvoir de suggestion considérable et universel.

Partant de là, on ne s'étonnera pas de remarquer le vif intérêt porté par une minorité "éclairée" à la production d'images de synthèse. Cette discipline relativement récente touche de nombreux domaines qui vont de la simulation de paysages pour l'entraînement au pilotage à la production audiovisuelle destinée à la publicité, l'enseignement ou l'industrie.

La diversité des domaines concernés a eu pour conséquence en France un manque de coordination de la recherche, caractéristique des secteurs "oubliés". Quelques passionnés, tels F. Martinez ont cependant eu le mérite de s'y intéresser avec passion et opiniâtreté. Leur enthousiasme et leurs réalisations ont su attirer l'attention. Les Pouvoirs Publics se sont même résolus à promouvoir le premier Plan Image. L'objectif est ambitieux mais l'enjeu commercial considérable.

F. Martinez anime actuellement l'équipe Communication Graphique et Synthèse d'Images du laboratoire ARTEMIS. Les travaux entrepris depuis une dizaine d'années par cette équipe ont abouti à la création d'un synthétiseur d'images baptisé HELIOS et qui vient de céder le pas à une version industrielle nommée GETRIS (Générateur Temps Réel d'Images de Synthèse).

L'idée de F. Martinez de faire coexister sur un même écran des images de synthèse avec des images vidéo devait accroître encore les potentialités de la machine. La proposition qui m'était faite consistait à doter GETRIS d'un ensemble complet d'acquisition vidéo en vue du mélange des deux types d'images.

Le présent mémoire fait état de nos réflexions, de la démarche et des réalisations qui nous ont permis d'atteindre cet objectif. Ce mémoire sera divisée subjectivement en quatre parties.

La première partie nous permettra de présenter GETRIS, l'originalité de son architecture et les possibilités de mélange d'images qui en découlent (chapitre 1). Au chapitre 2 nous résumons la prospection engagée dans le domaine des capteurs vidéo. Celle-ci devait nous conduire à l'acquisition d'une caméra de qualité adaptée à notre machine. Un choix judicieux passait par l'analyse des principales caractéristiques que nous avons détaillées.

Une seconde partie fait état de nos premières réalisations. Nous décrivons aux chapitres 3 et 4 la conception et la réalisation d'un module de conversion destiné au traitement de signaux vidéo issus d'une caméra monochrome. Une démarche identique nous permet aux chapitres 5 et 6 d'aboutir à un module adapté aux caméras couleur.

La troisième partie analyse les problèmes particuliers de synchronisation rencontrés lors des opérations de mélange d'images issues de deux sources asynchrones. Nous y consacrons le volumineux chapitre 7 qui aboutit à la réalisation du module de synchronisation externe. Cette partie sera close par le chapitre 8 présentant une carte d'acquisition vidéo rassemblant les modules étudiés.

Dans une quatrième partie nous décrivons deux réalisations annexes. La première présente un générateur de signaux vidéo, outil indispensable à la mise au point des modules décrits. La seconde réalisation, étudiée au chapitre 10, concerne l'étude d'un générateur de signaux de synchronisation normalisés destiné à certaines caméras couleur.

Ce mémoire sera clos par une schémathèque, une annexe et une bibliographie.

PRESENTATION GENERALE DU MEMOIRE

Le projet qui nous est proposé tente de rassembler sur un écran deux types d'images vidéo qui ne sont différenciables que par leur mode de génération. Aussi, afin d'éviter toute ambiguïté nous appellerons :

- Image de synthèse (ou synthétique), une représentation visuelle obtenue à l'aide d'un ordinateur à partir des seules directives du concepteur. Cette représentation est toutefois obtenue sur un écran de visualisation de type vidéo.

- Image vidéo, une représentation visuelle obtenue à partir d'une caméra vidéo réalisant la transposition d'une scène réelle sur un écran de visualisation vidéo (ou un magnétoscope).

L'imagerie de synthèse se caractérise par une grande liberté de création et de larges possibilités d'animation. La finesse des détails représentés, en rapport avec la définition de l'image projetée permet actuellement d'accéder à un réalisme satisfaisant.

L'imagerie vidéo traditionnelle, pour sa part, est capable de transcrire la réalité avec une qualité reconnue. Les possibilités de traitements immédiats des images sont cependant limitées à quelques trucages et effets spéciaux.

La perspective d'un mélange possible des deux types d'images doit offrir un cumul de leurs avantages respectifs.

Nous pensons qu'il existe de nombreux domaines pour lesquels une telle symbiose serait appréciée. Nous citons deux exemples :

1°) Architecture et urbanisme

Aujourd'hui un synthétiseur d'images tel GETRIS est capable de représenter par le biais de logiciels spécifiques toutes les étapes de la création d'une oeuvre architecturale. Les modifications instantanées des formes de la maquette "électronique" de l'oeuvre sont l'apanage de cette technique. Le mélange de l'image de synthèse avec une image vidéo représentant par exemple le lieu géographique d'implantation donne encore plus d'impact au projet. Notons que GETRIS est également capable de modifier instantanément les conditions d'éclairage, les ombres et la texture des matériaux. Les possibilités de représentation deviennent alors infinies et ne peuvent que satisfaire les commanditaires.

2°) Publicité

L'intégration d'images de synthèse à des décors naturels a déjà été exploitée dans certains "spots" publicitaires télévisés. Le public peut être séduit par les nouvelles images de synthèse mais aussi parfois il se trouve dérouté par l'absence des références visuelles habituelles. Le mélange des deux types d'images doit offrir un compromis rassurant.

Lorsque l'on s'intéresse au matériel informatique capable de créer des images d'un haut réalisme il convient de rester prudent lors du jugement des résultats. De magnifiques productions sont présentées. Elles ont souvent nécessité des temps de calcul très importants sur de puissants ordinateurs. Les possibilités de modifications instantanées sont réduites et on discerne assez rapidement les deux facteurs limitatifs de la création :

1°) Le réalisme, fonction de la définition de l'image et de la richesse des couleurs exige de grandes capacités mémoire et des temps de calcul importants.

2°) La rapidité des modifications de paramètres de synthèse agit de façon antagoniste au facteur précédent.

Jusqu'à présent seuls des systèmes puissants réservés à des organismes tels la NASA ou l'armée sont capables de repousser assez loin ces deux principales limitations. L'utilisation de circuits spécialisés et autres processeurs en tranches est de rigueur. Les simulateurs de pilotage d'engins militaires offrent une résolution de 1024 lignes de 1024 points avec des modifications instantanées de paramètres d'éclairage, de paysages et la simulation de perturbations atmosphériques.

Parmi les synthétiseurs offerts sur un marché commercial plus abordable GETRIS se trouve relativement bien placé. Il réalise un bon compromis entre les deux facteurs par l'utilisation d'une architecture originale que nous présenterons et l'emploi d'opérateurs de calcul conçus en logique câblée. Cette architecture particulière nous permet d'ailleurs d'envisager le mélange des informations contenues dans plusieurs plans mémoires. En substituant à l'un d'eux les informations délivrées par une caméra on doit aboutir au résultat escompté. Nous profiterons également de la description de GETRIS pour analyser le standard de balayage vidéo utilisé. Ceci nous amènera tout naturellement à nous pencher sur les caractéristiques des sources vidéo utilisables. Nous examinerons en détail la nature des signaux électriques délivrés car ceux-ci seront par la suite traités par les modules de conversion.

Nous résumons cette démarche initiale par le synoptique de la figure 0-1.




Figure 0-1. Présentation de la première partie.

Après avoir fait l'acquisition de nos caméras vidéo nous passons à l'étape suivante qui consiste en la réalisation des deux modules de conversion analogique/numérique (le mélange des deux types d'images est envisagé en numérique). Les problèmes de traitement de signaux vidéo spécifiques au matériel acquis sont abordés dans cette seconde partie représentée par la figure 0-2.




Figure 0-2. Représentation de la seconde partie.

Les problèmes de conversion étant résolus le mélange numérique des deux types d'images est envisageable. Mais connaissant le processus de formation des images sur écrans vidéo (balayage de trame), nous pressentons un problème de synchronisation lors du mélange. Les deux images doivent de toute évidence, à un instant donné, débiter sur une même ligne d'une même trame. Ce problème de synchronisation peut-être résolu de deux façon différentes :

1°) Le synthétiseur GETRIS désigné comme système maître impose son "rythme", matérialisé par les signaux de synchronisation, au dispositif vidéo externe (caméra). Ceci n'est concevable que si la caméra est capable d'accepter un tel asservissement.

2°) Le synthétiseur GETRIS est considéré comme terminal au sein d'un réseau vidéo donc asservi à un signal de synchronisation de référence. GETRIS doit par conséquent posséder un module de synchronisation externe lui permettant cet asservissement.

La première technique d'asservissement sera testée simplement grâce à l'acquisition d'une caméra monochrome (N/B) possédant une entrée de synchronisation externe.

La seconde technique nécessite l'étude et la réalisation du module de synchronisation externe comportant un asservissement ligne doublé d'un asservissement trame.

La mise au point relativement longue de ce module sera facilitée par la réalisation d'une maquette de test destinée à se substituer à GETRIS le temps des essais. Cette maquette est organisée autour d'un processeur graphique capable de générer plusieurs types d'images que nous considérons comme images de synthèse.

Le bon fonctionnement du module de synchronisation externe peut ainsi être contrôlé en mélangeant les images générées par la maquette avec celles issues de la caméra vidéo. Notre mélange se limitera à une incrustation de caractères alphanumériques sur l'image vidéo.

Après avoir résolu les problèmes de conversion et de synchronisation d'images il nous reste le problème de la transmission des données issues des convertisseurs sur les bus vidéo spécialisés de GETRIS. Le concepteur de GETRIS impose un certain nombre d'étapes pipe-line qu'il convient de respecter. Nous regrouperons les divers circuits nécessaires à cette opération au sein d'un module d'interfaçage.

L'ensemble de ces opérations est résumé par le schéma de la figure 0-3.




Figure 0-3. Représentation de la troisième partie.

La mise au point des modules de conversion traitant un signal vidéo nécessite un certain nombre d'outils spécialisés. Nous envisageons l'étude et la réalisation d'un générateur de signaux vidéo destiné à faciliter divers réglages électroniques.

L'une des caméras vidéo achetées exige, pour son fonctionnement en synchronisation externe, un signal particulier en rapport avec le système de codage des signaux vidéo couleur. La réalisation d'un étage d'adaptation, particulier à cette caméra, sera décrit (Générateur de signaux de synchronisation normalisés)

Cette dernière partie est représentée par la figure 0-4.




Figure 0-4. Représentation de la quatrième partie.

Chapitre I PRESENTATION DU SYNTHETISEUR D'IMAGES

I-1 Le synthétiseur d'images

GETRIS est une station de création d'images synthétiques. Elle permet de créer, de visualiser et d'animer des images représentant des objets tri-dimensionnels composés de faces planes ou de surfaces gauches.

Les faces planes qui sont les entités de base du système peuvent être modifiées quasi-instantanément ce qui permet le traitement complet de l'image sur une durée n'excédant pas 1/25 de seconde (c'est la durée d'une période image définie au paragraphe I-3). Afin de simplifier cette définition nous dirons que GETRIS travaille en temps réel.

La conception du synthétiseur est basée sur une architecture tout à fait originale permettant de concilier un haut degré de réalisme à une grande interactivité. Par interactivité nous entendons la possibilité, pour un utilisateur, d'obtenir de façon quasi-instantanée, le résultat d'une demande de modification de paramètres de synthèse. Le réalisme des images créées découle de la mise en oeuvre des attributs suivants :

- Résolution d'image confortable (575 lignes de 720 points).

- L'affichage simultané de tout ou partie des 16 millions de nuances possibles

- La simulation d'effets d'ombre dus à la présence de sources lumineuses fictives modifiables en intensité, direction et couleur.

- La simulation de textures de divers matériaux par recours à une banque de textures variées.

Pourvu de ces deux atouts majeurs que sont le réalisme et l'interactivité Gétris est en passe de devenir le leader des outils de création et d'animation d'images réalistes de synthèse.

I-2 Concepts liés à la synthèse d'images

Les concepts de base qui ont dominé la conception du prototype HELIOS puis de GETRIS sont présentés en détail dans trois thèses fondamentales de messieurs F. Martinez [1], Nunes Ferreira [2] et P. BOULLE [3]. Nous tenterons d'en faire ici un résumé assimilable par un non spécialiste. Nous débuterons ce résumé par la description rapide d'une organisation vidéo classique. Ceci nous permettra de mettre en évidence les principales limitations de ce type d'architecture et d'expliquer plus facilement l'originalité de GETRIS.

I-2-1 L'approche classique

Les concepts classiques qui régissent la synthèse d'image peuvent être illustrés par l'analyse sommaire de l'architecture d'un terminal graphique bas de gamme.

Cette architecture s'articule autour d'un circuit intégré spécialisé appelé contrôleur graphique (GDP). Ce dernier assure l'ensemble des fonctions de contrôles et de gestion d'une mémoire d'image. Un micro-ordinateur muni d'un logiciel graphique réduit émule le contrôleur graphique de façon parfaitement asynchrone. Le schéma synoptique d'une telle organisation est donné figure 1-1.

Pour cette organisation la mémoire d'image qui peut être mono ou multi-plans contient la synthèse de toutes les informations graphiques associées à chaque point. Ces informations s'expriment par les niveaux relatifs de trois couleurs fondamentales que sont le rouge, le vert et le bleu (cf. Chapitre V).




Figure 1-1. Synoptique d'une organisation vidéo classique

Nous relevons deux inconvénients majeurs à cette organisation :

1°) L'identification sur l'écran d'un objet particulier grâce à des dispositifs tels photostyle ou réticule est difficile.

2°) Toute modification d'une information concernant un nombre réduit de paramètres de synthèse ou d'affichage nécessite une nouvelle synthèse de l'image. Cette synthèse exige de nouveaux calculs confiés au logiciel externe et de nouveaux échanges entre micro-ordinateur et contrôleur graphique. Ces inconvénients sont incompatibles avec la rapidité exigée pour un traitement en temps réel. Afin d'y remédier de nouveaux concepts ont permis de jeter les bases d'une architecture originale présentée au paragraphe suivant.

I-2-2 Les concepts actuels

Les concepts présentés ici sous-tendent directement l'architecture du synthétiseur et reposent sur une définition précise des informations graphiques caractérisant une image. Ces informations peuvent être affectées à l'une des 6 classes suivantes :

1 Identité : par laquelle on désigne nommément les entités manipulées (faces planes par exemple).

2 Morphologie : grâce à laquelle on caractérise la forme d'un objet.

3 Aspect : qui exprime l'apparence intrinsèque de chaque objet indépendamment des conditions d'éclairage. On y inclut les notions de couleur, texture, brillance et transparence.

4 Géométrie : regroupe les données permettant de situer les objets les uns par rapport aux autres. Ces informations englobent par exemple les translations, rotations et projections.

5 Eclairage : qui définit la nature, l'orientation et l'intensité des sources lumineuses

6 Structure : permettant d'exprimer les relations liant les divers objets entre eux. Relations pouvant être par exemple de type logique (inclusion) ou de type topologique (proximité, contact).

La synthèse d'image dans ce cas précis consiste à combiner les 6 classes d'informations graphiques présentées ci-dessus afin d'obtenir l'information finale exprimée par la couleur de chacun des pixels de l'écran. Cette synthèse s'effectue au cours d'étapes successives au moyen d'opérateurs élémentaires de calcul et ceci jusqu'au niveau du logiciel d'affichage. Ce dernier gère le rafraîchissement du dispositif de visualisation (moniteur à balayage de trame).

Les concepts originaux développés pour Gétris consistent à repousser au maximum la synthèse effective des 6 classes d'informations jusqu'au niveau du logiciel d'affichage et dans la mesure du possible jusqu'au matériel d'affichage (convertisseur A/N et moniteur vidéo). Ceci permet le traitement simultané des informations d'identification, d'aspect, d'éclairage et d'une partie des informations géométriques.

I-3 Architecture de GETRIS

A la suite de la présentation de ces concepts de synthèse on ne s'étonnera pas de voir naître une architecture tout à fait modulaire [4]. Les divers modules sont reliés au moyen de 7 bus de 12 bits capables de véhiculer n'importe quel type d'information (bus banalisés). La figure 1-4 donne un exemple de configuration à 4 modules gérés par un calculateur de structure conventionnelle.




Figure 1-4. Nature des bus de Gétris

Le module de communication est chargé de l'écriture des mémoires et de la configuration des calculs.

Le module d'affichage vidéo a pour tâche la génération du signal vidéo.

Les modules mémoire de trame qui intéressent plus particulièrement notre application sont présentés au paragraphe suivant.

I-4 La mémoire de trame

La synthèse des informations de géométrie, d'identification et de morphologie est mémorisée dans la mémoire de trame. Cette dernière se compose de plusieurs plans d'identification et d'un plan de fond.

Plans d'identification

Ces plans contiennent les données d'identification définissant l'image à visualiser (Figure 1-6). On reconnaît l'entité de base, la face, désignée par un numéro (NFACE), codé sur 10 bits. Il est ainsi possible de distinguer simultanément jusqu'à 4096 faces différentes.




Figure 1-6. Le contenu d'un plan d'identification

Le plan d'identification est balayé de façon constante afin d'engendrer l'information qui, soumise à un traitement complémentaire, va permettre le rafraîchissement de l'écran point par point.

L'existence de plusieurs plans nécessite pour chaque point affiché de déterminer lequel des plans doit être visualisé. Ceci fait l'objet du calcul de visibilité et de la mise en oeuvre de la table de visibilité.

Table de visibilité

Les différents plans d'identification sont classés par un numéro d'ordre auquel on affecte une priorité décroissante de visualisation. Figure 1-8.




Figure 1-8. La priorité de visualisation des plans

Le plan zéro qui a la plus grande priorité est en principe toujours visualisé mais il peut être rendu partiellement ou totalement invisible par une fonction fenêtre (paragraphe suivant). Le calcul de visibilité se fait au niveau de la face. Chaque plan possède une table de visibilité de taille égale au nombre de faces possibles (4096). Cette table contient l'indicateur de visibilité de chacune des faces :

- niveau logique "1" = face visible.
- niveau logique "0" = face invisible.

Le calcul de visibilité revient donc à chercher de plan en plan et pour chaque point de l'image le premier numéro de face (NFACE) ayant un indicateur de visibilité égal à "1". La table de visibilité étant de plus accessible de l'extérieur, l'utilisateur a la possibilité de changer en temps réel l'indicateur de visibilité (animation de scènes).

La fonction fenêtre

Le balayage du plan d'identification se fait à l'intérieur d'un espace d'adressage de 4096×4096 points en synchronisme avec le balayage du moniteur vidéo. Le point de départ est défini à partir du point supérieur gauche de l'espace d'adressage de coordonnées $X=0$ et $Y=0$ (Figure 1-9). La prise en compte d'une fraction du plan d'identification par modification des coordonnées du point de départ permet de définir la fonction fenêtre.




Figure 1-9. Espace d'adressage

Plan de fond

Les fonctions mentionnées pour les plans d'identification sont valables pour le plan de fond avec cependant les trois nuances suivantes :

1°) Le plan de fond ne peut enregistrer qu'un seul numéro de face qui affecte tous les points de l'image.

2°) Par rapport aux autres plans, la priorité du plan de fond est la plus faible.

3°) Le plan de fond ne possède pas de table de visibilité des faces (un fond est par conséquent toujours affiché sur une image).

I-5 Principe du mélange d'images

Les possibilités de mélange d'images vidéo et d'images de synthèse découlent directement de l'architecture présentée au paragraphe précédent. Afin d'en mieux saisir le principe nous envisageons un cas préliminaire de mélange d'images issues de deux plans d'identification.

I-5-1 Mélange de deux images synthétiques

Nous envisageons le mélange de deux images provenant des plans d'identification Id_0 et Id_1 (Figure 1-10).

Au temps t_0 la table de visibilité TV_0 du plan Id_0 fournit un indicateur égal à "1" pour l'ensemble des faces (y compris la face 2). Par contre la table de visibilité de TV_1 du plan Id_1 ne contient que des valeurs nulles.

Au temps t_1 on place dans TV_0 un indicateur de visibilité égal à "0" pour la face 2 de Id_0 alors qu'on affecte un indicateur égal à "1" à toutes les faces de Id_1 . Les trois faces de Id_1 sont donc susceptibles d'être visualisées.

Si l'on s'intéresse maintenant à l'image produite sur l'écran au temps t_1 on s'aperçoit que la face 3 de Id_1 a été escamotée. Ceci provient simplement du calcul de visibilité

qui a tenu compte de la priorité supérieure du plan 0 sur le plan 1 et qui par conséquent a privilégié la face 3 de Id0 sur la face 3 de Id1.




Figure 1-10. Mélange de 2 images de synthèse

I-5-2 Mélange d'images vidéo et synthétique

Le mélange du contenu d'un plan d'identification avec un autre plan contenant une seule image vidéo préalablement numérisée et stockée ne pose pas de problèmes particuliers. Il est beaucoup plus intéressant d'envisager un mélange dynamique en temps réel. Le principe qui se dégage de façon intuitive est de substituer au flot de données numériques fourni normalement par un plan d'identification, un flot de données délivrées, en temps réel, par une caméra vidéo. Cette opération passe bien entendu par une numérisation préalable du signal vidéo et une connexion appropriée (interface) avec les circuits logiques des plans mémoire. La numérisation sera prise en charge par les modules de conversion décrits au chapitre IV pour la caméra monochrome et au chapitre V pour la caméra couleur. La jonction avec les bus vidéo banalisés de GETRIS sera assurée par le module d'interfaçage décrit au chapitre VIII.

La substitution de la caméra à la mémoire du plan d'identification permet de bénéficier ainsi de toutes les ressources de traitement afférentes à ce plan.

I-6 Analyse d'une image vidéo

Le processus conduisant à la création d'une image vidéo se décompose en plusieurs étapes [5] :

1°) La traduction de l'objet à trois dimensions en une image plane lumineuse.

2°) La transformation de cette image plane en un signal électrique durant une étape dite d'analyse.

3°) La transmission du signal électrique et son éventuel traitement.

4°) La reconstitution d'une image lumineuse à partir du signal électrique lors d'une étape dite de synthèse.

5°) L'observation de cette image par l'oeil humain.

Lors de l'étape d'analyse c'est la quantité de lumière ou éclairement de chaque point de l'image plane lumineuse qui est traduite en un signal électrique. On admet en effet qu'une image plane de dimension V (verticale) par H (horizontale) est décomposable en un nombre limité de points de surface finie et de luminance uniforme. L'identification complète de cette surface peut alors être entreprise par un processus d'analyse séquentielle appelé balayage de trame. On remarque à ce niveau l'introduction du facteur temps qui permet d'obtenir un parfait synchronisme entre étapes d'analyse et de synthèse.

Le balayage de la surface image s'effectue par un spot grâce à un double mouvement inspiré de la lecture d'une page :

- Mouvement horizontal décrivant une ligne de gauche à droite.

- Mouvement vertical juxtaposant une série de lignes les unes au dessous des autres de haut en bas de l'écran.

La figure 1-11 donne une représentation simplifiée de ces déplacements.

Chacun des mouvements comprend deux phases distinctes :

1°) Une phase utile pendant laquelle se forme le signal utile de traduction d'image. Le spot se déplace dans ce cas à vitesse constante et engendre un signal vidéo à variation continue analogique.

2°) Une phase de suppression pendant laquelle le signal vidéo ne traduit plus les variations de luminance de l'image. Le mouvement du spot s'inverse pour amorcer un retour rapide en début de ligne (ou de trame) suivante. On profite de cette période pour transmettre les signaux de synchronisation.

Les signaux de synchronisation ligne et trame sont décrits aux paragraphes III-3.

----- : suppression ligne




Figure 1-11. Représentation d'un balayage de trame simplifié

Une image vidéo est souvent formée à partir de deux trames entrelacées (atténuation du clignotement de l'écran). L'image se caractérise alors par sa définition verticale D égale à la somme des lignes utiles et des lignes de suppression des deux trames. Il faut noter que ces deux trames apparaissent successivement pendant la période image. La fréquence image F_i est par conséquent égale à la moitié de la fréquence trame F_t . Cette dernière a été choisie en rapport avec la fréquence F_r du réseau de distribution électrique (50 Hz en Europe, 60 Hz aux USA).

En Europe on a donc :

$$F_i = F_t/2 = F_r/2 = 25 \text{ Hz}$$

Le standard vidéo que nous avons adopté est reconnu par de nombreux pays Européens et recommandé par le C.C.I.R. (Comité Consultatif International des Radiocommunications) [6]. En résumé il se caractérise par un balayage comportant 625 lignes pour une image analysée à la fréquence de 25 Hz en deux trames successives de 312,5 lignes.

Chapitre II CAPTEURS D'IMAGES VIDEO

II-1 Choix d'un capteur d'images

Concernant le choix de notre capteur d'images le cahier des charges nous impose trois impératifs qui sont :

- Image vidéo de qualité et de définition comparables à celles de l'image synthétique.
- Double possibilité de synchronisation (Interne et externe).
- Sensibilité suffisante en prise de vue d'intérieur.

II-1-1 Définition verticale de l'image

Le chapitre précédent nous a permis de caractériser l'image synthétique du point de vue de sa définition $V \times H$ soit 575 lignes de 720 points. Si l'on désire établir une véritable correspondance entre pixels de l'image synthétique et de l'image vidéo il faudra impérativement doter notre mélangeur d'un capteur d'images capable de fournir une image de format $V' \times H'$ telle que $V' \approx V$ et $H' \approx H$.

Afin de réaliser ce double impératif nous envisageons le recours aux caméras équipées de tubes Vidicon ou de dispositifs à transfert de charges (D.T.C.).

Ces capteurs d'images remplissent d'emblée la condition $V' \approx V$ puisque, de par le principe même d'analyse d'image qu'elles utilisent (balayage de trame), ces caméras échantillonnent l'image optique dans le sens vertical à raison de 625 lignes. Compte-tenu des 50 lignes de suppression on bénéficie en fait de 575 lignes utiles ce qui satisfait parfaitement nos exigences concernant la définition verticale.

La seconde condition $H' \approx H$ concernant la définition horizontale est quant à elle plus délicate à cerner. Nous y reviendrons lors de l'analyse des caractéristiques des tubes Vidicon (paragraphe II-3-2).

II-1-2 Possibilités de synchronisation

Toute caméra vidéo, qu'elle soit couleur ou monochrome, délivre un signal vidéo dit composite qui comporte tous les signaux nécessaires à la synchronisation de dispositifs tels que magnétoscopes, moniteurs vidéo ou synthétiseurs d'images.

La seconde possibilité qui consiste à synchroniser la caméra sur un dispositif externe délivrant un signal de même nature est moins courante. Pour les caméras vidéo monochrome cette possibilité se présente souvent comme une option. Pour les caméras couleur de grande diffusion (dites "grand public"), cette possibilité est quasiment inexistante. Seules les caméras vidéo type professionnelle sont en général dotées de cette option baptisée "Genlock".

Le tableau comparatif de l'annexe 1, non exhaustif, mentionne cette possibilité pour les quelques caméras noir et blanc que nous avons recensées.

II-2 Caméra et capteurs à D.T.C.

Les progrès réalisés durant ces 15 dernières années dans le domaine de la microélectronique ont permis la réalisation de capteurs d'images basés sur des dispositifs nouveaux dits à transfert de charges (D.T.C.). Nous utiliserons également pour les désigner l'appellation anglo-américaine : "Charge Coupled Devices" (C.C.D.).

II-2-1 Dispositif à transfert de charges

Le principe de base de ces dispositifs est de stocker et de déplacer des charges électriques au sein de cellules élémentaires disposées régulièrement sur un substrat semiconducteur [7]. Le déplacement de ces charges s'effectue transversalement de cellules en cellules par manipulation d'horloges externes.

Une coupe d'un tel dispositif est représentée à la figure 2-1. On reconnaît, pour une cellule élémentaire, la structure de base d'une capacité M.O.S. formée par la juxtaposition

d'une grille, d'un isolant et du canal semiconducteur. C'est au sein de ce canal cloisonné par variation de concentration que s'effectue le déplacement des charges électriques. Les pertes de charges qui interviennent lors des déplacements sont évaluées par le rendement de transfert qui actuellement est de l'ordre de 99,9 % pour une centaines de cellules.




Figure 2-1. Coupe d'un dispositif à transfert de charges

II-2-2 Capteur uniligne à D.T.C.

La conception d'un capteur de lumière uniligne à D.T.C. repose sur la juxtaposition sur un même substrat de dispositifs D.T.C. et de cellules photosensibles. On distingue sur la figure 2-2 quatre sous-ensembles :

1°) Les cellules photosensibles qui assurent la conversion de l'énergie lumineuse en charges électriques selon le principe de la photoconduction dans un semiconducteur. Le nombre de porteurs créés pendant une certaine période dite d'accumulation est proportionnel à la quantité de lumière reçue. Le résultat de cette conversion présente par conséquent un caractère parfaitement analogique.

2°) Un registre de transfert parallèle qui stocke temporairement les charges contenues dans les cellules photosensibles. Ce registre agit sous le contrôle d'une horloge de transfert parallèle H_p .

3°) Un registre de transfert série. Il s'agit d'une ligne à D.T.C. destinée à sérialiser l'information prélevée sur le registre parallèle. Ce registre agit sous le contrôle de l'horloge de transfert série biphasée H_s .

4°) Un amplificateur de charges. Il effectue la conversion charges-tension et délivre après amplification le signal vidéo.

Un des avantages les plus évidents de ce capteur linéaire réside dans la précision du positionnement de chaque cellule photosensible (de l'ordre du 1/10 de micron). On intègre actuellement 1700 cellules sur une barrette de 3 à 4 centimètres.




Figure 2-2. Capteur uniligne à D.T.C.

II-2-3 Capteur matriciel à D.T.C.

La multiplication sur un même substrat de la structure uniligne décrite précédemment aboutit à un capteur matriciel représenté à la figure 2-3. La matrice ainsi formée comporte :

- M par N cellules photosensibles.
- M registres de transfert vertical à entrées parallèles et sortie série.
- Un registre de transfert horizontal à N entrées parallèles et une sortie série.
- Un convertisseur charges/tension couplé à un amplificateur vidéo de sortie.




Figure 2-3. Capteur matriciel à D.T.C.

Remarquons que la tension de sortie est analogue à celle que fournirait un capteur à tube (Vidicon) dont on aurait échantillonné le signal de sortie à raison de N points par ligne.

La commande de cette matrice nécessite deux types d'horloges biphasées pour les transferts verticaux et horizontaux.

Des résolutions de 488 par 380 points sont obtenues sur des surfaces de 9 par 12 millimètres carrés (capteur C.C.D. 221 de la société Fairchild) [7].

Le passage aux capteurs couleur présente des difficultés d'intégration bien supérieures puisqu'il est alors nécessaire de tripler le nombre de cellules élémentaires. Chacune d'elles est ensuite associée à un filtre rouge, vert ou bleu qu'il est encore plus difficile de positionner avec précision. Les quelques tentatives présentées à ce jour aboutissent à des résolutions relativement moyennes (Tableau comparatif de l'annexe 2).

II-2-4 Caméra C.C.D.

Les caméras construites autour de capteurs matriciels à D.T.C. présentent quelques avantages marquants par rapport à leurs concurrentes à tube [9] :

- Faible encombrement. Un capteur de 20 par 20 mm est incorporé à un boîtiers de 12 par 15 cm abritant une bonne partie de l'électronique de commande.
- Faible consommation (5 microwatt par point) [8].
- Pas de problème de non-linéarité pour le balayage
- Bonne sensibilité et faible rémanence

A leur passif nous mettrons :

- Définition insuffisante pour une prise de vue de qualité.
- Un prix de revient encore élevé dû à leur faible diffusion.
- Difficile accession à la couleur.

Au vu de ces principales caractéristiques il nous semble que la caméra C.C.D. est plus particulièrement destinée aux applications industrielles telles robotique, métrologie et surveillance.

Les inconvénients principaux relatifs à une résolution insuffisante en couleur et à un prix d'achat encore élevé nous conduisent à écarter ce type de caméra.

II-3 Caméra à tubes

Ce type de caméra s'est développé régulièrement depuis l'avènement des tubes Vidicon en 1956 et atteint aujourd'hui sa pleine maturité. Un large éventail de produits fort dissemblables est proposé sur le marché. Nous allons tenter, après quelques rappels sur le principe de fonctionnement du tube Vidicon, de cerner au mieux les caractéristiques de ces caméras, afin de choisir un matériel adapté à notre application.

II-3-1 Tube Vidicon

Le tube Vidicon est un capteur qui transforme une image optique en un signal électrique [12]. Ce tube à vide comporte plusieurs éléments qui permettent d'assurer trois fonctions principales, représentées à la figure 2-5, et qui sont :

- La photodétection par laquelle le flux lumineux incident est converti en charges électriques.
- L'accumulation de charges assurées par la cible de nature diélectrique donnant lieu à un relief de potentiel.
- La lecture du relief de potentiel au moyen d'un faisceau d'électrons balayant la surface de la cible. Cette lecture donne naissance au signal vidéo analogique $S(t)$.

C'est principalement la nature de la cible photoconductrice qui conditionne les performances globales de la caméra [13]. Nous citons les trois principaux types qui sont :

- Cibles au trisulfure d'antimoine (Vidicon standard).
- Cibles à l'oxyde de plomb (ex. Tube Plumbicon)
- Cibles à couches hétérojonction (ex. Tube Newvicon).




Figure 2-5. Synoptique du tube Vidicon

II-3-2 Principales caractéristiques

Les performances globales de la caméra vidéo sont en grande partie conditionnées par les caractéristiques électro-optiques de son tube analyseur. Nous limiterons nos investigations à la sensibilité et à la définition horizontale dont nous détaillerons le procédé de mesure.

1°) La Définition horizontale

Nous avons déjà eu l'occasion, au chapitre 1 d'évoquer le format de l'image vidéo caractérisable par une matrice comportant V'x H' points. Nous rappelons que la définition verticale, ou nombre de lignes sur une hauteur d'écran, est fixée à 625 dont 575 lignes utiles.

La définition horizontale est quant à elle une notion moins directement perceptible. En effet, le spot du tube effectue une analyse continue du relief de luminance et ceci grâce à un

déplacement à vitesse constante dans le sens des lignes horizontales. Le signal électrique vidéo récupéré en sortie de tube est représentatif des variations de luminance rencontrées tout au long de ce déplacement. Ce signal traduira d'autant plus fidèlement les variations réelles de luminance que le diamètre du spot est plus faible. C'est pourquoi on caractérise une ligne de balayage par sa définition dite horizontale qui représente en fait le nombre de points éventuellement discernables sur une longueur utile de ligne de balayage. Ce nombre de points peut être déterminé de façon indirecte par la mesure de la fréquence du signal vidéo lors de l'analyse d'une mire de Foucault. Nous pensons qu'il est utile de donner un aperçu de la technique employée pour vérifier, le cas échéant, les valeurs de définition données par les constructeurs (toujours enclins à l'optimisme).

La mire de Foucault est constituée par la juxtaposition de barres verticales alternativement blanches et noires d'égales largeurs (Figure 2-6).




Figure 2-6. Mire de Foucault

Les caractéristiques du système de balayage permettent de connaître la durée T_L de l'analyse d'une ligne effectuée à vitesse constante perpendiculairement aux barres. Ainsi le nombre N de barres noires représente également le nombre de périodes du signal vidéo pendant la durée T_L . On en déduit immédiatement la fréquence correspondante F du signal vidéo $s(t)$ de sortie :

$$F = N/T_L$$

La valeur maximale de cette fréquence F_m pour laquelle on obtient un signal vidéo d'amplitude "exploitable", définit la bande vidéofréquence. On conçoit que l'augmentation du nombre N de barres tende vers une limite N_{max} fixée par le diamètre du spot d'analyse. Au delà de cette limite l'amplitude du signal diminue et sa forme théoriquement rectangulaire accuse une nette détérioration. Figure 2-7. Les grandeurs remarquables sont :

- Le taux de modulation m tel que :

$$m = \frac{A_m}{A_0}$$

où A_m est l'amplitude crête à crête du signal d'analyse $S(t)$ et A_0 l'amplitude du signal idéal pour un spot de diamètre quasiment nul.

- Le facteur de réponse rectangulaire r tel que :

$$r = \frac{A_r}{A_0}$$

où A_r est l'amplitude crête à crête du signal carré dont l'intégrale autour de la valeur moyenne est identique à celle de la réponse réelle [6].

Mire de Foucault




Figure 2-7. Réponse d'un Vidicon à une mire de Foucault

La dégradation de l'amplitude du signal de réponse en fonction du nombre de barres est souvent représentée par une courbe appelée fonction de transfert de modulation spatiale (F.T.M.S.). Son allure est donnée à la figure 2-8. L'axe des abscisses peut être gradué en fréquence (Mhz), en nombre de paires de lignes par millimètre de cible (pl/mm) ou en nombre de lignes TV. Pour cette dernière unité on sous-entend un format d'image tel que le rapport hauteur sur largeur soit égal à 3/4. Ainsi une image de 300 lignes TV doit admettre effectivement 300 lignes horizontales comportant chacune $300 \times 4/3 = 400$ points.




Figure 2-8. Courbe typique de F.T.M.S.

2°) Sensibilité

La sensibilité S du tube s'exprime, pour une radiation monochromatique incidente donnée, par le rapport de la variation ΔI du courant de signal vidéo à la variation concomitante $\Delta \Phi$ du flux lumineux reçu par la cible photoconductrice :

$$S = \frac{\Delta I}{\Delta \Phi}$$

A cette sensibilité énergétique exprimée en Ampères par Watt on substitue la sensibilité lumineuse plus couramment exprimée en Ampères par lumen par mètre carré (A/lumen/M²) équivalente à un Ampère par lux (A/lux).

Les notices de caméras des constructeurs se bornent en général à fournir l'éclairement minimal de la face avant du tube pour lequel on obtient encore une image "discernable".

Notre caméra étant destinée en premier lieu à des prises de vue d'intérieur, il faut donc s'attendre à travailler avec des éclairagements de l'ordre de 10 lux (un éventuel manque de sensibilité peut toujours être compensé par un éclairage d'appoint).

Chapitre III CAMERA VIDEO MONOCHROME

La prospection engagée au chapitre II dans le domaine des caméras vidéo nous a permis de faire une présélection favorable aux caméras à tube Vidicon. Les principales caractéristiques de ces dernières ont été présentées afin de faciliter notre choix final qui devait se concrétiser par l'acquisition d'une caméra monochrome SONY AVC 3200. Nous lui consacrons le présent chapitre en insistant tout particulièrement sur la description du signal vidéo délivré. Celui-ci sera en effet traité ultérieurement par le module de conversion dont la conception est présentée au chapitre IV.

III-1 Présentation du synoptique

Nous nous limiterons à une description sommaire des sous-ensembles électroniques qui composent notre caméra et ceci afin d'explicitier la nature du signal électrique qu'elle délivre en sortie. Nous rappelons qu'une caméra doit remplir deux fonctions :

1°) Elle doit mettre en oeuvre le tube analyseur d'images afin d'en extraire un signal électrique représentatif de la scène analysée.

2°) Elle doit traiter et normaliser ce signal vidéo afin de permettre son exploitation.

Ces deux objectifs sont réalisés par un certain nombre de fonctions électroniques représentées par la figure 3-1.




Figure 3-1. Synoptique de la caméra

On y distingue les sous-ensembles suivants :

1°) Le tube analyseur qui transforme l'image optique (variation spatiale de luminance) en un signal électrique.

2°) Le préamplificateur vidéo, placé à proximité du tube, élève le niveau très faible du signal d'image délivré.

3°) L'amplificateur vidéo amène le signal précédent à un niveau suffisant pour l'attaque du câble de transmission d'impédance caractéristique 75 Ohms. Cet étage remplit également deux autres fonctions nécessaires à la formation du signal vidéo complet :

a) Introduction des signaux de synchronisation et de suppression.

b) Restitution de la composante continue du signal, supprimée par les liaisons capacitives établies entre les divers étages. Cette fonction sera analysée en détail au paragraphe 3-5.

4°) Les oscillateurs à fréquence ligne et fréquence trame commandent les générateurs de balayage.

5°) Les générateurs de balayage qui élaborent des signaux en dents de scie nécessaires aux bobines de déviation du faisceau d'analyse.

6°) Les générateurs de signaux de synchronisation et de suppression qui permettent la réalisation de deux fonctions :

a) Blocage du faisceau d'analyse durant les retours de balayage ligne et trame ; ces retours donne lieu à la formation des paliers de suppression.

b) Formation des impulsions de synchronisation ligne et trame.

Ces sous-ensembles électroniques rentrent dans la composition de la quasi totalité des caméras électroniques. Nous présentons au paragraphe suivant une particularité de la caméra monochrome que nous avons choisie.

III-2 Particularité de notre caméra

La perspective du mélange d'images, établie en fin de chapitre 1, pose le problème du synchronisme entre la source d'images vidéo et la source d'images de synthèse. Dans le cas particulier où GETRIS est considéré comme système maître ce problème est résolu en utilisant une caméra capable de se synchroniser sur GETRIS. Notre caméra doit par conséquent être pourvu d'une entrée "Synchronisation Externe". Les générateurs de signaux de synchronisation évoqués au paragraphe précédent sont alors mis hors circuit et ce sont les signaux de

synchronisation externes qui commandent les générateurs de balayage.

Pratiquement ces entrées de synchronisation se présentent suivant les modèles de caméra sous deux formes :

- Soit deux connecteurs type B.N.C. sur lesquels sont injectés séparément les signaux de synchronisation ligne et trame.

- Soit un connecteur unique type B.N.C. baptisé "Genlock". On y injecte un signal de synchronisation mélangé ou alors un signal vidéo complet.

III-3 Description du signal vidéofréquence

La description du signal vidéofréquence qui va suivre sera accompagnée de quelques valeurs numériques correspondant au standard de télévision que nous avons adopté.

Nous avons représenté à la figure 3-2 l'allure du signal vidéo complet sur une période de balayage ligne. Ce dernier comprend outre le signal utile de luminance, l'ensemble des signaux de synchronisation et de suppression. Nous précisons ci-dessous la terminologie la plus usitée et quelques valeurs numériques remarquables du standard de balayage adopté.

Le signal vidéo complet se caractérise sur l'échelle des temps par deux durées particulières :

- L'intervalle de suppression ligne T_{s1}
- La durée du signal d'image utile T_u

Si T_h représente la durée totale de la ligne de balayage on a donc :

$$T_h = T_u + T_{s1}$$




Figure 3-2. Allure du signal vidéo

Pour le standard 625 lignes nous retiendrons :

$$\begin{aligned} T_h &= 64 \mu s \\ T_{s1} &= 12 \mu s \\ T_u &= 52 \mu s \end{aligned}$$

Le signal vidéo se caractérise sur l'échelle des amplitudes par divers niveaux repérés sur une échelle relative de 0 à 100 et dont l'origine est fixée sur le fond des "tops" de synchronisation. On peut distinguer :

a) Le niveau de suppression S égal à 30 % de l'amplitude crête à crête M du signal complet. Si l'on désigne par L l'amplitude relative du signal utile de luminance on a :

$$M = L + S \quad \text{avec} \quad L = 0,7 M \quad \text{et} \quad S = 0,3 M$$

b) Le niveau de noir souvent confondu avec le niveau de suppression lui est en général légèrement supérieur de 5 % de l'amplitude L.

c) Le niveau de blanc maximum correspond à l'amplitude relative 100. On peut remarquer que pour ce standard et avec ce système de modulation, à un accroissement positif du signal d'image correspond une augmentation proportionnelle de la luminance du tube cathodique de synthèse.

d) Une infinité de niveaux de gris qui s'intercallent entre le blanc et le noir.

A la suite de ces quelques précisions on peut faire la remarque suivante. Certaines caméras délivrent un signal vidéo dont le fond des paliers de synchronisation est aligné sur le 0 Volt. D'autres par contre superposent ce signal à une composante continue C non significative du signal vidéo. Nous allons par la suite analyser l'incidence de ces particularités sur l'aspect final de l'image que l'on peut approximativement résumer par les caractéristiques de contraste et de luminosité (cf. paragraphe III-4).

Les périodes de suppression sont mises à profit pour transmettre le signal de synchronisation complet formé par l'addition logique de la synchronisation ligne (horizontale) à la synchronisation trame (verticale).

III-3-1 Signaux de synchronisation ligne

La forme et l'amplitude des "tops" de synchronisation ligne ont été présentées par le biais de la figure 3-2. Précisons cependant la durée de cette impulsion qui pour le standard adopté est de $4,7 \mu s \pm 0,2 \mu s$. Ce sont les fronts avants descendants de ces impulsions qui définissent l'instant caractéristique O_h de début de balayage. La fréquence du balayage ligne F_h est liée à la définition D de l'image et à la fréquence image F_i égale à 25 Hz par la relation :

$$F_h = D.F_i = 625 \cdot 25 = 15625 \text{ Hz}$$

III-3-2 Signaux de synchronisation trame

Le signal de synchronisation trame s'incruste sur un palier de suppression trame. La durée TST de ce palier est égale à 25 fois la durée T_h d'une ligne soit :

$$TST = 25 \cdot 64 \mu s = 1,6 \text{ ms}$$

Le signal de synchronisation de trame SYT a une durée égale à 2,5 fois la durée de ligne soit :

$$TSYT = 2,5 \cdot T_H = 160 \mu s$$

Nous avons représenté figure 3-3-a ce signal dans sa forme la plus dépouillée. Ce "Top" trame doit cependant être modifié afin d'obéir à deux impératifs qui sont :

- La nécessité de maintenir tout au long de la période de suppression la séquence des fronts descendants caractéristiques des débuts de balayages lignes (O_H). L'introduction de cette séquence est représentée à la figure 3-3-b.

- La nécessité de maintenir sur une durée encadrant largement le signal SYT une même forme d'onde pour les trames paires et impaires. On y parvient en introduisant les signaux de pré et post-égalisation qui ont une durée de 2,35 μs .

La forme d'onde résultante, relativement complexe, est représentée à la figure 3-3-c.




Figure 3-3. Constitution du signal de synchronisation de trame

- a) Forme initiale du signal de synchronisation
- b) Introduction des fronts de synchro. ligne
- c) Introduction des signaux d'égalisation

Légende :

- E = signal d'égalisation de durée 2,35 μ s
- E' = " " " " 4,70 μ s
- S = signal de synchro. ligne (4,7 μ s).
- S' = " " " (2,35 μ s).
- O_V = origine des temps pour le balayage trame
- O_H = origine des temps pour le balayage ligne
- H = durée d'une ligne

III-4 Réglage de contraste et de luminosité

Les convertisseurs A/N pour signaux vidéo sont très souvent précédés d'amplificateurs comportant un certain nombre de particularités telles les réglages de contraste et lumière. Nous détaillons ci-dessous ces deux caractéristiques afin de bien saisir l'influence de ces réglages sur l'allure du signal vidéo.

Contraste

On peut définir le contraste de l'image comme une donnée représentative du nombre de niveaux intermédiaires (ou niveaux de gris) entre la région la plus lumineuse et la région la plus sombre de l'image. En se référant à la figure 3-2 on établira facilement le lien entre l'amplitude L du signal de luminance et l'étendue de l'échelle des gris. Le réglage du contraste aura donc pour effet d'agir électriquement sur l'amplitude L. Cette opération est en principe réalisée par le réglage de gain de l'amplificateur vidéo.

Luminosité

Le réglage de lumière est quant à lui lié à la valeur de la composante continue délivrée par la sortie de l'amplificateur vidéo. Dans de nombreux cas cette sortie d'amplificateur attaque directement le tube cathodique de synthèse dont la luminosité globale est proportionnelle à la tension continue appliquée à son entrée de commande. Cette nécessaire composante continue peut être supprimée lors du passage du signal vidéo à travers les liaisons capacitives inter-étages. Dans cette éventualité elle doit être régénérée en sortie d'amplificateur afin d'obtenir une polarisation correcte du tube cathodique.

En ce qui nous concerne le dispositif destinataire n'est pas constitué par un tube de synthèse mais par un convertisseur N/A. L'absence de composante continue fait que le signal vidéo se répartit autour de sa valeur moyenne. Or cette dernière est fonction du contenu de l'image qui par

nature est essentiellement variable. Cette caractéristique entraîne une variation continue du niveau moyen de tension et devient franchement rédhibitoire pour une opération de numérisation (le niveau de suppression doit, de toute évidence, être présenté au convertisseur "calé" sur une référence stable).


L'opération d'alignement décrite au paragraphe suivant permet de remédier à cet inconvénient. De plus, sa réalisation rendra parfaitement indépendants les réglages de contraste et de luminosité.

III-5 Alignement du signal vidéo



Cette opération encore appelée "clamping", consiste à fixer périodiquement le niveau de suppression (ou de noir) du signal d'image sur un niveau de tension de référence. Nous analyserons ci-dessous le fonctionnement des trois solutions testées.

Le schéma de principe de l'opération est représenté à la figure 2-4-a accompagné d'un premier exemple de réalisation (figure 2-4-b). En voici rapidement le fonctionnement.

Un réseau de diodes réalise périodiquement un court-circuit entre la source de tension constante E_0 et le signal vidéo. Le signal de clamp S_{cp} d'une durée T_{cp} de quelques microsecondes débloque le réseau de diodes. La capacité de liaison C se trouve ainsi chargée ou déchargée selon le sens de la variation de tension nécessaire à l'alignement du signal. La constante de temps du réseau RC étant choisie élevée (supérieure à la durée $T_h = 64 \mu s$), le niveau d'alignement est maintenu pendant une durée suffisante. L'impulsion de clamp S_{cp} est produite à partir du signal de synchronisation ligne au moyen d'un simple monostable (cf. IV-3-1).



a)



b)

Figure 3-4. Aligement du signal vidéo
a) Principe
b) Exemple de réalisation

Une seconde solution, équivalente, consiste à utiliser un transistor fonctionnant en blocage-saturation (figure 3-5).

Le transistor T1 se sature lors de l'apparition de l'impulsion S_{cp} appliquée sur sa base polarisée par les résistances R_{p1} et R_{p2} . Le signal vidéo est ainsi clampé sur une tension égale à $V_p + V_{ce}$ (V_{ce} = tension de saturation du transistor). La sortie est disponible sur l'émetteur de T2 monté en collecteur commun. La résistance d'entrée élevée de cet étage contribue à l'obtention d'une constante de temps RC suffisante.




Figure 3-5. Alignement de niveau par transistor

Une troisième solution consiste à utiliser un circuit intégré vidéo spécialisé de type TBA 970 de chez National Semiconductor. Ce composant disponible en boîtier 16 broches réalise la fonction d'alignement en mettant en oeuvre un sous-ensemble interne d'asservissement de niveau de tension. Il offre de plus l'avantage supplémentaire de posséder un préamplificateur vidéo intégré.

Nous avons testé les trois solutions présentées ci-dessous afin de conserver la plus efficace.

La procédure de test utilisée est la suivante. Nous injectons à l'entrée du dispositif d'alignement un signal vidéo non clampée. Puis nous provoquons, face à la caméra, une variation de luminosité ΔL . Cette variation engendre à l'entrée du dispositif d'alignement une variation ΔS du niveau de suppression. En sortie de dispositif d'alignement on note la variation concomitante $\Delta S'$.

Nous avons mesuré pour les dispositifs à diodes, transistors et circuit intégré des variations $\Delta S'$ respectivement égales à 200 mV, 50 mV et 30 mV (la variation d'entrée étant égale à 2 Volts).

A l'issu de ces tests nous avons retenu le circuit intégré TBA 970 eu égard à ses résultats et aux fonctionnalités dont il est pourvu. Sa mise en oeuvre complète est décrite au chapitre IV-3-1.

Chapitre IV MODULE DE CONVERSION

IV-1 Numérisation d'un signal vidéo

Nous avons établi au chapitre I la nécessité d'un mélange numérique des deux sources d'informations vidéo. Cette perspective nous impose par conséquent la numérisation du signal analogique délivré par la caméra vidéo décrite au chapitre III.

La numérisation [14], [15], [16], consiste à substituer au signal vidéo constamment variable, une suite de mesures prises à intervalles de temps réguliers. Cette opération dite d'échantillonnage pose le problème du choix de la cadence à laquelle s'effectue les relevés successifs, c'est à dire de la fréquence d'échantillonnage F_e . Le théorème d'échantillonnage de Shannon impose une fréquence d'échantillonnage au moins égale à deux fois la plus haute fréquence du signal échantillonné et ceci afin d'éviter tout recouvrement de spectres. La fréquence minimale d'échantillonnage, $F_e \text{ min}$, est par conséquent fixée à :

$$F_e \text{ min} = 2.BP = 10 \text{ Mhz}$$

Dans le domaine des télécommunications une norme internationale préconise pour l'échantillonnage d'un signal vidéo la fréquence F_e égale à 13,5 Mhz. Cette fréquence particulière offre l'avantage d'être en relation simple avec les fréquences lignes les plus usitées à l'échelon mondial (525 lignes aux U.S.A. et 625 en Europe). Nous avons en outre retenu cette valeur pour fixer la fréquence de l'horloge maîtresse de GETRIS. Par conséquent cette dernière pourra assurer également la fonction d'horloge d'échantillonnage du numériseur.

La période T_e dévolue à une prise d'échantillon est égale à :

$$T_e = 1/F_e = 74 \text{ ns}$$

Une ligne de durée T_h égale à $64 \mu s$ permet la prise de N échantillons avec :

$$N = T_h/T_e = 864$$

IV-2 Choix du type de convertisseur

Sur l'ensemble des convertisseurs de données proposés par les fabricants, seuls les convertisseurs de type parallèle ou convertisseurs "Flash" répondent aux exigences de rapidité définies précédemment [17].

Afin d'explicitier quelques particularités de la mise en oeuvre de ce composant nous en décrivons rapidement le principe de fonctionnement.

Destiné à la conversion rapide de signaux analogiques ce circuit est constitué d'un réseau résistif, de 2^N comparateurs, d'un encodeur, et de N registres de stockage. Ces divers étages sont activés séquentiellement par une horloge Φ qui impose la cadence d'échantillonnage (Figure 4-1).




Figure 4-1. Constitution du convertisseur parallèle

Le principe de la conversion est basé sur la détection de niveaux de tension assurée par les 2^N comparateurs. Chacun de ces comparateurs reçoit sur l'une de ses entrées le signal analogique et sur l'autre une tension de référence. Cette dernière qui fixe le seuil de basculement du comparateur est déterminée par fractionnement d'une tension de référence externe $V_{Réf}$ au moyen d'un réseau résistif. Suivant que la tension analogique V_a sur une entrée est supérieure ou inférieure à la tension de référence appliquée sur l'autre entrée le comparateur bascule ou non. Les sorties des 2^N comparateurs sont ensuite verrouillées et présentées aux entrées de l'encodeur qui fournit une valeur binaire codée sur N bits. Cette valeur est souvent mémorisée par N registres de stockage pendant une durée équivalente à un cycle d'horloge.

Le chronogramme de la figure 4-2 présente le cycle complet de fonctionnement.




Figure 4-2. Chronogramme de fonctionnement

De l'analyse rapide du principe de fonctionnement de ce convertisseur Flash on peut en déduire que ce composant doit sa principale qualité, la rapidité, à la simplicité du procédé de détection des niveaux de tension. Par contre il ne faudra pas en attendre une grande précision; on entrevoit, en effet, les difficultés technologiques auxquelles on peut se heurter lors de la réalisation de $2^N = 64$ voire 128 ou 256 comparateurs parfaitement identiques.

IV-2 Module de conversion

IV-2-1 Choix du convertisseur A/N

Le premier problème qui se pose est celui du choix du nombre de niveaux de quantification qui détermine directement la résolution de notre convertisseur.

L'oeil humain est capable de distinguer, sur une image bien contrastée, environ 250 échelons de luminance. Une quantification sur 256 niveaux, codés sur 8 bits, semblerait

par conséquent la solution optimale. Hélas le coût des convertisseurs rapides 8 bits était prohibitif (TDC 1007 à 8900 frs fin 1984). A la suite de quoi nous avons envisagé une conversion sur 7 bits qui permet tout de même de différencier $2^7 = 128$ niveaux de gris.

Les modèles présents sur le marché sont souvent très performants grâce à l'utilisation de technologies bipolaires gourmandes en énergie [18]. Repoussant cette famille de convertisseurs nous nous sommes tournés vers une technologie plus économique en choisissant le convertisseur CMOS ADC 833 de la société Intersil-Datel. Ce circuit intégré monolithique offre une résolution de 6 bits et accepte une fréquence d'échantillonnage maximale de 15 Mhz. Un artifice de montage, présenté au paragraphe suivant, devait nous permettre d'obtenir la résolution escomptée de 7 bits. Il présente en outre l'intéressante compatibilité électrique de ses entrées/sorties avec les circuits logiques TTL/CMOS.

IV-2-2 Conversion sur 7 bits

La conversion sur 7 bits est obtenue à partir de deux convertisseurs 6 bits ADC1 et ADC2 montés en cascade selon le schéma de la figure 4-3.

Les réseaux résistifs des deux convertisseurs sont placés en série afin d'obtenir les 128 niveaux requis. Les entrées analogiques, connectées en parallèle, reçoivent un signal identique. Les sorties trois états sont placées en parallèle et c'est la broche de dépassement de capacité (OVF2) de ADC2 qui fait office de bit 7 (MSB = bit de poids fort).

Lorsque la tension analogique est inférieure à la tension de référence de demi-échelle, la sortie OVF2 reste à l'état bas. Cette sortie est connectée à la broche de validation de sorties OE1 de ADC1 et à OE2 de ADC2 ce qui a pour effet de placer les sorties de ADC1 dans un état haute impédance. Ce sont donc les sorties de ADC2 qui sont prises en compte.

Lorsque la tension analogique dépasse la tension de référence de demi-échelle la sortie OVF2 passe à "1". Ceci a pour effet de mettre les sorties de ADC2 dans l'état haute impédance. De ce fait ADC1 prend en charge la conversion de

demi-échelle supérieure et délivre la valeur numérique correspondante sur ses propres sorties validées.




Figure 4-3 Montage en cascade de deux CAN

IV-3 Mise en oeuvre des convertisseurs

La compatibilité TTL/CMOS des entrées/sorties de ces convertisseurs facilite leur implantation mais exige tout de même la mise en oeuvre d'un certain nombre de circuits de service.

L'entrée analogique requiert une tension de pleine échelle égale à la tension de référence placée sur le réseau résistif (tension optimale 6,4 volts lorsque le circuit est alimenté sous 8 volts). Un étage amplificateur est par conséquent intercalé entre la sortie vidéo normalisée de la caméra et l'entrée analogique du convertisseur. Pour les mêmes raisons la commande d'échantillonnage requiert un signal d'horloge dont l'amplitude des crêteaux doit être de l'ordre de grandeur de la tension d'alimentation. Cette adaptation de niveau est prise en charge par un des circuits de service décrits ci-dessous.

IV-3-1 Circuits de service

a) Etage amplificateur

Cet étage s'articule autour de deux amplificateurs vidéo AV1 et AV2 (Figure 4-4). Le premier circuit AV1 est un TBA 970 de la société National Semiconductor. Il comporte outre un amplificateur vidéo à large bande, un réglage de contraste, un réglage de lumière et un circuit d'alignement au niveau du noir. L'adaptation d'impédance entre la sortie vidéo de la caméra et l'entrée se fait par l'intermédiaire de la résistance R_a de 75 Ohms. L'impulsion de clamp Scp nécessaire à son fonctionnement est délivrée par la sortie d'un monostable, déclenché par l'impulsion de synchronisation ligne. La sortie clampée de AV1 attaque à son tour l'entrée du deuxième amplificateur afin d'amener la tension finale V_s au niveau requis. Nous avons sélectionné pour AV2 un amplificateur opérationnel rapide à large bande passante, le LH 0024 de la société National Semiconductor [19].




Figure 4-4. Etage amplificateur vidéo

b) Source de tension de référence

Une source de tension stable doit être placée aux extrémités de l'échelle de résistances. Lorsque le convertisseur est alimenté sous 8 volts les erreurs de linéarité sont minimales quand la tension de référence est proche de 6,5 volts (Donnée constructeur). Nous emploierons donc judicieusement la diode Zener de 6,4 volts intégrée au boîtier. La mise en série des réseaux résistifs des deux convertisseurs nous conduit à adopter le schéma représenté figure 4-5. Ce schéma comporte toutes les données numériques nécessaires aux calculs de la résistance de polarisation R_p et du potentiomètre P_{aj} de réglage de la tension de milieu d'échelle.




Figure 4-5. Source de tension de référence

c) Convertisseur de niveaux logiques

Le signal d'échantillonnage nécessaire aux convertisseurs ADC 833 est obtenu par une mise à niveau de l'horloge maîtresse de GETRIS. Le passage des niveaux de tension compatibles TTL à des niveaux CMOS s'effectue au moyen d'un boîtier logique 7407. Ce translateur de niveau, représenté à la figure 4-6 est pourvu d'un transistor à sortie en collecteur ouvert qui supporte 15 volts.




Figure 4-6. Conversion de niveau

Le schéma complet de mise en oeuvre des convertisseurs est donné au N° 2 de la schématèque.

IV-3-2 Test du convertisseur ADC 833

Le test complet de toutes les caractéristiques d'un convertisseur A/N rapide est une tâche délicate nécessitant un équipement spécialisé [20], [21]. Nous nous limiterons à une vérification sommaire de la fréquence maximale d'échantillonnage (15 Mhz) et de la monotonicité des codes numériques à cette fréquence. Pour cela nous utiliserons la configuration matérielle schématisée sur la figure 4-7.

Le générateur de tension (PM 5715) possède deux sorties :

- La sortie A délivre un signal en forme de rampe de largeur égale à T.
- La sortie B délivre le signal d'horloge à la fréquence F_e .

Le signal A est appliqué à l'entrée analogique tandis que le signal B est dirigé sur l'entrée horloge de l'ADC 833. Les codes numériques des sorties sont prélevés par la sonde d'un analyseur logique (PM 3540) réglé en déclenchement externe (Présence d'un Trigger de Schmitt à seuil variable). La pente de la rampe est ajustée de façon à obtenir les 2^N codes pour une variation de pleine échelle de la tension d'entrée.

Nos essais effectués pour F_e égale à 5, 10 et 15 Mhz nous ont permis de vérifier à chaque fois la monotonicité des codes numériques de sortie.




Figure 4-7. Test du convertisseur A/N

IV-3-3 Sous ensemble de contrôle de conversion

La mise en oeuvre du sous-ensemble de contrôle de conversion décrit ci-après se justifiait lors de nos premières manipulations pour détecter immédiatement de visu toute anomalie de fonctionnement du convertisseur Flash.

Cette fonction de contrôle se conçoit aisément en effectuant la conversion numérique/analogique (N/A) qui nous conduit à afficher sur un moniteur de visualisation l'image reconstituée à partir des données numériques.

Le synoptique de cet étage est représenté à la figure 4-8. Les signaux de synchronisation nécessaires à la reconstruction

du signal vidéo de sortie sont issus d'un étage de séparation. Ce dernier élimine le signal de luminance du signal vidéo composite issu de la caméra et délivre les signaux de synchronisation adéquats.




Figure 4-8. Synoptique du contrôle de conversion

La conversion numérique/analogique est assurée par le convertisseur 8 bits TDC 1016 de la société TRW. Ce composant aux entrées/sorties compatibles ECL/TTL présente un temps minimal de conversion de 50 ns et peut donc par conséquent être activé par le signal d'horloge du convertisseur ADC 833. Le signal analogique de sortie, résultat de la conversion, est superposé au signal de synchronisation avant d'être injecté sur l'entrée du moniteur de visualisation. Cette sommation

analogique s'effectue grâce à un amplificateur opérationnel large bande (LF 357 ou LH 0024 de chez N.S.). Le signal de synchronisation est extrait du signal vidéo composite au moyen d'un étage séparation comportant 4 transistors. Schéma N°3 de la schémathèque. Le transistor T1 joue le rôle d'adaptateur d'impédance et transmet le signal vidéo au transistor T2 dont la base est polarisée à la limite des états bloqué/saturé. L'apparition d'une impulsion de synchronisation a pour effet de rendre T2 conducteur puis saturé. On obtient ainsi, sur son collecteur, des impulsions positives transmises à T3. Ce dernier, monté en collecteur commun joue le rôle d'amplificateur de courant et délivre à la sortie un signal de synchronisation compatible TTL. Ce signal alimente entre autres le monostable produisant l'impulsion de clamp présentée au paragraphe III-3-1.

Les schémas complets des étages de séparation et de conversion sont donnés respectivement en N°3 et N°4 de la schémathèque.

Chapitre V CAMERA VIDEO COULEUR

Nos premiers essais de numérisation de signal vidéo ont été entrepris avec une caméra vidéo monochrome. L'étape suivante consistait à "passer" à la couleur. Une large gamme de caméras était disponible sur le marché avec des prix et des performances fort dissemblables. Nous avons tenté de sélectionner le produit qui tout en répondant aux exigences du cahier des charges offrait le meilleur rapport qualité-prix. Nous rappelons ci-dessous ces exigences.

- Bonne qualité d'image appréciée objectivement par la définition qui doit être en rapport avec celle de l'image synthétique.
- Disponibilité des 3 composantes rouge, verte, bleue.
- Possibilité de synchronisation externe.
- Bonne sensibilité pour prise de vue d'intérieur.

Nous présentons aux paragraphes suivants les principales considérations qui nous ont permis de faire un choix éclairé parmi un certain nombre de matériels (tableau comparatif de l'annexe 2).

V-1 Analyse d'une image couleur

L'analyse d'une image en couleur relève des lois de la photométrie et de la colorimétrie issues en partie des recherches sur le comportement de l'oeil humain. Pour ce dernier on sait que la perception lumineuse sépare nettement deux notions :

- La notion de quantité globale de lumière (luminance).
- La notion chromatique.

La physiologie de la vision révèle que la rétine traduit le spectre de puissance lumineuse au moyen d'un système de trois sensations indépendantes dont les combinaisons donnent toutes les nuances colorées. La nature trichrome de la sensation lumineuse a conduit à imaginer un système d'analyse d'images

comportant trois récepteurs indépendants. Partant de là, tout système d'analyse (ou de synthèse), d'une image en couleur fera appel aux trois composantes fondamentales dites primaires que sont les couleurs rouge, verte et bleue (R-V-B). Le premier maillon d'une chaîne de traitement trichrome est fréquemment pris en charge par une caméra couleur.

V-2 La caméra couleur

V-2-1 Caméra couleur tritube

C'est un dispositif électro-optique qui fournit entre autres, trois signaux électriques indépendants représentatifs des trois composantes chromatiques primaires (R-V-B). La figure 5-1 donne le schéma synoptique de base du système d'analyse trichrome. On y reconnaît trois parties principales :

- Un objectif qui focalise l'image de la scène analysée sur l'optique de séparation.
- Un ensemble, optique de séparation qui produit trois images colorées primaires I1, I2 et I3.
- Un ensemble de trois tubes analyseurs qui traduisent ces images primaires en signaux électriques (E1, E2, E3).




Figure 5-1. Système d'analyse trichrome

Le système d'analyse se trouve évidemment accompagné par un certain nombre de sous-ensembles électroniques en tout point identiques à ceux de la caméra monochrome (cf. III-1). La caméra vidéo couleur se présente alors comme un ensemble produisant trois composantes primaires R-V-B calées sur les paliers de suppression lignes et trames. L'amplitude de ces composantes est normalisée à 0,7 Volt alors que la bande passante vidéo fréquence s'étend de 4 à 6 Mhz suivant le type de caméras. Les trois sorties vidéo sont toujours accompagnées d'une sortie synchronisation nécessaire à l'asservissement du dispositif d'exploitation (magnétoscope, moniteur vidéo, synthétiseur d'images). Il faut signaler que la caméra tritubes assure en général une analyse de haute qualité ce qui la destine plus particulièrement aux applications professionnelles. La définition est dans ce cas d'au moins 650 lignes TV avec un prix à la hauteur des performances (Tableau de l'annexe 2).

V-2-2 Caméra couleur monotube

Le système d'analyse tritubes présenté au paragraphe précédent a pour principal inconvénient un encombrement non négligeable. Les constructeurs ont donc recherché des systèmes d'analyse plus compacts équipés d'un seul tube. Le gain en poids et en encombrement s'est fait au détriment de la qualité. En voici sommairement le principe.

Ces tubes utilisent un jeu de filtres disposés face à la cible du tube. Chaque filtre d'une largeur d'environ 12 microns est constitué par un assemblage de trois lamelles affectées respectivement aux bandes spectrales rouge, verte et bleue. La présence de ces filtres de largeurs non négligeables limite automatiquement la définition aux environs de 300 à 400 lignes TV. Les caméras équipées de ce type de tube se destinent au domaine "grand public" ou, pour les meilleures, au secteur semi-professionnel.

V-3 Problème du codage des signaux vidéo

Ce paragraphe consacré au codage des signaux vidéo couleur se justifie par le fait que le signal normalisé délivré par certaines caméras couleur ne convient pas à notre application. En effet, ce signal appelé signal vidéo composite couleur résulte du codage des trois composantes primaires E_r, E_v, E_b . L'opération de codage s'explique par le fait que la caméra est presque toujours le premier maillon de la chaîne de production de programmes télévisés. Or la transmission séparée mais simultanée des ondes porteuses des trois composantes serait, dans l'espace hertzien, des plus encombrante. Cette contrainte, parmi d'autres, a imposé le codage qui se décompose en deux étapes :

- La première consiste à former trois combinaisons linéaires des signaux primaires E_r, E_v, E_b avec le signal de luminance E_y .

- La seconde a pour but l'élaboration d'un signal unique à partir des trois combinaisons précédentes. C'est souvent ce signal unique que l'on retrouve en sortie des caméras couleur

et qui est porteur de la totalité de l'information vidéo.

A l'échelon mondial trois systèmes de codage se sont imposés :

- Le N.T.S.C. (National Television System Committee) normalisé aux Etats-Unis.

- Le P.A.L. (Phase Alternate Line) adopté par de nombreux pays Européen et le Japon.

- Le S.E.C.A.M. (Séquentiel à Mémoire) développé en France et adopté par les Soviétiques et quelques autres pays.

V-4 Choix de la caméra

La première solution envisagée consistait à faire l'acquisition d'une caméra vidéo type "grand public". Le signal vidéo délivré est presque toujours en France codé S.E.C.A.M.

Nous avons rejeté l'opération possible de décodage qui consiste à extraire les trois composantes R-V-B du signal vidéo couleur. Nous pensons que la qualité déjà très moyenne des images produites par ce type de caméras souffrirait de ce traitement électronique complexe.

Compte tenu de l'ensemble des considérations développées nous pensons pouvoir pleinement justifier le choix d'une caméra tritubes de type professionnelle telle la Sony M3. Sa définition est de 650 lignes TV. Elle délivre les trois composantes R-V-B d'amplitude 0,7 volt clampées à zéro volt et un signal vidéo composite codé P.A.L. Une entrée "Genlock" permet en outre sa synchronisation sur un dispositif externe pour peu qu'on y injecte un signal particulier appelé VBS (Vidéo, Black-Burst, Synchro.). Des trois composantes de ce signal deux sont véritablement utiles :

1°) Le signal de synchronisation composite.

2°) Le signal de Black-burst qui est en fait la salve de référence représentative de la sous-porteuse de chrominance. La génération de ce signal particulier sera entreprise par le

générateur de signaux de synchronisation normalisés (chapitre X). Notons dès à présent que l'absence de salve de référence dans le signal de synchronisation externe se traduit sur le moniteur de visualisation par un défilement horizontal de l'image.

La prise de vue en intérieur nécessite cependant un éclairage d'appoint si l'on désire de très bons résultats. Le prix de base de cette caméra se situe début 1985 aux alentours de 70 000 Francs.

Chapitre VI MODULE DE CONVERSION COULEUR

Le signal vidéo couleur se présente sous forme de trois composantes (R-V-B) qu'il convient de traiter séparément. La numérisation se traduit alors par la mise en oeuvre de trois convertisseurs A/N respectivement affectés au trois canaux. Les mots numériques produits seront dirigés sur un bus de données interne à GETRIS. Ce bus supportant 12 bits nous affecterons 4 bits à chacune des trois composantes primaires. Ces 4 bits permettent d'engendrer $2^4=16$ niveaux de chrominance par composante. Cela pourrait paraître à priori insuffisant; en fait l'oeil possède dans le domaine des chrominances une acuité moindre que pour la luminance.

VI-1 Choix des convertisseurs A/N

La bande passante vidéofréquence des composantes couleur délivrées par la caméra est de l'ordre de 5 Mhz donc sensiblement égale à celle du signal vidéo monochrome. Les considérations développées au chapitre III concernant la fréquence d'échantillonnage sont toujours valables dans ce cas. Nous adopterons donc la fréquence de 13,5 Mhz générée par GETRIS. Cette fréquence d'échantillonnage requiert des convertisseurs flash 4 bits que nous avons trouvés chez TRW. Les composants testés (TDC 1021) se présentent sous la forme de boîtier à 16 broches dont toutes les entrées/sorties sont compatibles électriquement avec les circuits logique TTL.

VI-2 Mise en oeuvre des convertisseurs

La mise en oeuvre du convertisseur TDC 1021 est représentée par le schéma de la figure 4-3 et correspond au numéro 5 de la schémathèque. Ce convertisseur exige une source de tension de référence égale à -1 volt et la mise en place d'un amplificateur vidéo inverseur.

A) Source de tension de référence

De part sa conception le convertisseur exige que son échelle de résistances soit alimentée par une source de tension de référence stable. Nous avons envisagé deux solutions :

1°) Utilisation d'un circuit intégré spécialisé, le LM 304 qui à partir d'une tension préréglée de -12 volts fournit une tension de -1 volt.

2°) Utilisation d'une diode Zener de haute stabilité couplée à un amplificateur opérationnel.

Ayant par ailleurs testé la solution 1 nous avons mis en oeuvre la solution 2 . Une tension de référence positive de 2,5 volts fixée par la Zener LM 336 attaque l'entrée inverseuse d'un LM 741. A la suite de cet amplificateur de tension, de gain sensiblement égal à un, on place un transistor driver supportant les quelques 40 mA circulant dans le réseau résistif.

B) Amplificateur vidéo

L'amplitude du signal vidéo fourni par la caméra est de l'ordre de 0,7 volt (clampée à 0 volt). Compte-tenu du choix de la tension de référence fait précédemment l'entrée analogique du convertisseur doit recevoir un signal d'amplitude variant entre 0 et -1 volt. Cette adaptation est réalisée à partir d'un amplificateur vidéo inverseur de gain égal à $1/0,7 = 1,4$. Nous avons choisi l'AM 562 de la société Datel (B.P. égale à 100 Mhz pour un gain de 1). Sa sortie attaque un transistor NPN monté en émetteur suiveur qui joue le rôle d'amplificateur de courant.




Figure 4-3. Mise en oeuvre du convertisseur TDC 1021

Nous rappelons que le schéma complet du module d'acquisition vidéo couleur complet est donné en N°5 de la schémathèque.

Chapitre VII MODULE DE SYNCHRONISATION EXTERNE

VII-1 Présentation

Le module de synchronisation externe doit permettre l'asservissement du terminal à une source de synchronisation externe. Cette dernière est produite par un système désigné comme maître. Concrètement ce dernier peut être une régie vidéo pilotant simultanément plusieurs dispositifs vidéo dont un synthétiseur d'images (Figure 7-1).




Figure 7-1 Dispositifs vidéo asservis

Les signaux de synchronisation, qualifiés d'externes et distribués par le système maître, sont fréquemment les signaux de synchronisation ligne (15625 Hz) et trame (50 Hz). Ceci impose la mise en oeuvre d'un asservissement ligne doublé d'un asservissement trame (Figure 7-2).




Figure 7-2. Principe de la synchronisation externe

C'est à partir de ces signaux et en parfait synchronisme avec eux que GETRIS doit reconstituer son horloge Hclk à 13,5 Mhz par le biais d'une opération dite de synthèse de fréquence. Cette horloge pilote à son tour l'ensemble des modules de GETRIS et en particulier le module de contrôle. Rappelons que ce module génère en toutes circonstances les signaux de synchronisation, qualifiés d'internes et destinés à son propre moniteur de visualisation.

Notre impératif de conception consiste à assurer une synchronisation parfaite de GETRIS sur le maître. Ceci exige un asservissement en phase et en fréquence des signaux de synchronisation internes aux signaux externes (fréquences identiques et déphasage nul).

Nous nous pencherons tout d'abord sur le problème de l'asservissement ligne résolu au moyen d'une boucle à verrouillage de phase.

VII-2 Boucle à verrouillage de phase

Une boucle à verrouillage de phase est un dispositif électronique permettant d'asservir la phase et la fréquence d'un signal issu d'un oscillateur à la fréquence d'un signal de référence externe à la boucle [22].

Cette boucle encore appelée boucle PLL (de l'anglais "Phase Locked Loop") se compose essentiellement des éléments suivants, repérés sur la figure 7-3 :

1°) Un comparateur de phase/fréquence C de fonction de transfert (fdt), K_c [23].

2°) Un filtre de boucle F de type passe-bas et de fdt K_f [24].

3°) Un oscillateur modulable en fréquence VCO (Voltage Controlled Oscillator) de fdt K_o [25].

4°) Un diviseur de fréquence D et de fdt K_d .




Figure 7-3 Synoptique d'une boucle PLL

VII-2-1 Définition des paramètres

Le comportement de la boucle doit être celui d'un asservissement classique corrigeant de lui-même les écarts entre la valeur réelle du signal de sortie et la valeur désirée correspondant à une loi imposée par l'entrée.

Le comparateur de phase C élabore un signal d'erreur E_r (souvent une tension) fonction de l'écart de phase existant entre les deux signaux E_e et E_c présentés à ces entrées (Figure 7-3). E_e est le signal de référence externe alors que E_c , signal à comparer, représente la sortie E_s de la boucle.

La tension d'erreur subit ensuite un filtrage de type passe-bas imposé par F. Le signal résultant E_f est appliqué à l'entrée de l'oscillateur VCO et provoque une variation de la fréquence F_s du signal de sortie E_s . Cette variation est telle que le signal F_s/N ramené à l'entrée par la chaîne de retour tend à se rapprocher de F_e et ceci afin de minimiser l'écart de phase entre les deux signaux d'entrée. Lorsque l'égalité $F_e = F_s/N$ est réalisée et lorsque le déphasage $\Delta\theta$ entre E_e et E_c est annulé alors la boucle est verrouillée.

Les caractéristiques de la boucle telles, la bande passante, la stabilité ou le temps de verrouillage sont directement liées aux fdt K_i des divers composants. L'évaluation de ces performances sera facilitée par l'emploi des techniques d'analyse des asservissements linéaires (Analyses harmonique

et transitoire). Dans cette perspective nous utiliserons la représentation conventionnelle de la figure 7-4 et nous aurons recours à la Transformation de Laplace (Opérateur de transformation, $L[]$ et variable p).




Figure 7-4 Représentation conventionnelle de la boucle

La chaîne directe de fonction de transfert $G(p)$ associe les éléments C, F et VCO. Elle a pour expression :

$$G(p) = K_c.K_f.K_o \quad (7-1)$$

La chaîne de retour de fdt $R(p)$ accueille le seul diviseur de fréquence D de rapport N.

La valeur de la phase θ_s en sortie de boucle est liée à la phase θ_e du signal d'entrée par l'expression :

$$H(p) = \frac{\theta_s(p)}{\theta_e(p)} = \frac{G(p)}{1 + G(p).R(p)} \quad (7-2)$$

L'expression $H(p)$ représente le fdt en boucle fermée alors que le produit $K(p) = G(p).R(p)$ est la fdt ou gain en boucle ouverte.

VII-2-2 Caractéristiques de fonctionnements

Les performances d'une boucle PLL sont caractérisées par sa bande passante (ou plage de capture), par son temps de réponse, sa précision et par son degré de stabilité après verrouillage. Ces caractéristiques se déduisent graphiquement ou par calcul de la réponse en fréquence et de la réponse transitoire de la boucle [27].

A) Précision

Tant que la partie transitoire de la réponse d'un système asservi à une entrée quelconque possède une valeur non négligeable, la fonction $E_r(t)$ caractérise ce qu'on appelle la précision dynamique du système asservi :

$$E_r(t) = E_e(t) - E_c(t) \quad (7-3)$$

La valeur prise par $E_r(t)$ en régime permanent, c'est à dire lorsque $t \rightarrow \infty$ caractérise la précision statique.

Le parfait synchronisme souhaité entre $E_s(p)$ et $E_e(p)$ impose un déphasage $\Delta\theta$ nul entre ces deux signaux lorsque t tend vers l'infini. L'évaluation de l'erreur $E_r(t)$ s'effectue au moyen du théorème de la valeur finale :

$$\lim_{t \rightarrow \infty} \{E_r(t)\} = \lim_{p \rightarrow 0} \{p \cdot E_r(p)\} \quad \text{avec}$$

$$E_r(p) = \frac{E_e(p)}{1 + G(p) \cdot R(p)} \quad (7-4)$$

On en déduit que l'évaluation de l'erreur est dépendante de la nature du signal d'entrée. La théorie des asservissements utilise couramment trois types d'entrées :

1°) L'échelon unitaire, en l'occurrence un échelon de phase d'amplitude $\theta_e(t) = C_u$ pour $t \geq 0$ et de transformée de Laplace $\theta_e(p) = C_u/p$ (C_u = amplitude de l'échelon de phase en radians).

2°) L'échelon de vitesse de phase d'amplitude $\theta_e(t) = C_v.t$ pour $t \geq 0$ et de transformée $\theta_e(p) = C_v/p^2$ (C_v = amplitude de la vitesse du changement de phase en rd/s). Ceci correspond à une entrée à fréquence variable.

3°) L'échelon d'accélération de phase d'amplitude $\theta_e(t) = C_a.t^2$ pour $t \geq 0$ et de transformée $\theta_e(p) = 2.C_a(p)/p^3$ (C_a = amplitude de la vitesse de variation de fréquence en rd/s/s).

Le calcul de $E_r(p)$ grâce à l'expression (7-2) est possible pour chacun des trois types d'entrées et pour diverses formes de la fdt en boucle ouverte $K(p)$. Ces dernières peuvent revêtir différents types :

$$\text{Type 1} = \text{forme } \frac{K}{p(p + a)} \quad (7-5)$$

$$\text{Type 2} = \text{forme } \frac{K(p + b)}{p^2} \quad (7-6)$$

$$\text{Type 3} = \text{forme } \frac{K(p + c)(p + d)}{p^3} \quad (7-7)$$

Les résultats de ces calculs sont rassemblés dans le tableau suivant :

	Type 1	Type 2	Type 3
C_u/p	0	0	0
C_v/p^2	Constante	0	0
$2C_a/p^3$	Divergente	constante	0

Tableau 7-1

Ce tableau va nous permettre de prédéterminer le degré de la fonction $K(p)$ recherchée et ceci en accord avec les impératifs définis précédemment. En effet la nécessité d'obtenir un signal d'erreur nul en régime permanent nous impose une fonction de type 1,2 ou 3. Mais il faut également tenir compte qu'une variation du déphasage entre entrée et sortie peut résulter d'une variation de la fréquence du signal d'entrée. On admet que cela est assimilable, sur une plage relativement faible, à une variation linéaire de type échelon de vitesse de phase. Dans ce cas l'obtention d'un signal d'erreur nul restreint nos possibilités de choix à une fdt qui soit au moins de type 2.

B) Stabilité

L'étude de la stabilité d'une boucle PLL fait appel à divers critères justifiés par la théorie des asservissements. Nous utiliserons simplement ici les résultats pratiques de ces développements en évaluant la stabilité de la boucle au moyen d'un critère simplifié. Celui-ci fait appel à la notion de marge de phase dans le plan de Bode. Il n'est en théorie valable que pour des systèmes dont la fdt en boucle ouverte ne présente ni pôles ni zéros à partie réelle positive. Cette condition est vérifiée par la résolution de l'équation caractéristique EC qu'on peut écrire :

$$EC = 1 + G(p).R(p) = 0$$

EC est fréquemment donnée sous sa forme canonique :

$$EC = p^2 + 2 \zeta \omega_n p + \omega_n^2 = 0$$

Cette forme permet d'introduire le facteur d'amortissement ζ et la pulsation naturelle ω_n tous deux paramètres caractéristiques des systèmes du second ordre.

La notion de marge de phase est illustrée par le tracé dans le plan de Bode du module et de l'argument de $K(j\omega)$ que nous avons représentés à la figure 7-6. On remarquera que les risques d'instabilité s'installent pour une boucle de second

ordre lorsque, pour la pulsation ω_0 correspondant au gain unité le déphasage entre entrée et sortie est proche de 180° . De ce fait on dira que la stabilité est assurée si, à la pulsation ω_0 , le déphasage θ est en valeur absolue inférieure à 180° . La stabilité sera d'autant meilleure que l'écart $\Delta\theta$ sera important.




Figure 7-6. Réponse en fréquence dans le plan de Bode

C) Temps de réponse

C'est une grandeur qui permet d'évaluer la rapidité de réaction de la boucle. Dans l'étude des PLL le temps de réponse est plus souvent appelé temps d'acquisition (T_a) ou de capture (T_c).


Il se définit traditionnellement comme le temps au bout duquel l'erreur dynamique en sortie de système est inférieure à un pourcentage donné de la valeur finale.

On peut vérifier que pour un système du premier ordre le temps de réponse t_r à 5 %, en réponse à un échelon unitaire, est égal à trois fois la constante de temps τ du système de fdt équivalente à $K/(1+\tau p)$.

Pour un système du second ordre la théorie des asservissements démontre que le temps de réponse est lié à ω_n et ζ . Ainsi, à une valeur donnée de l'ammortissement, correspondant à un taux de décroissance des oscillations transitoires du signal d'erreur, le temps de réponse est d'autant plus réduit que la pulsation ω_n est élevée [27].

Un calcul traditionnel montre que ce temps est minimal pour un ζ de l'ordre de 0,7. Ainsi la détermination de la valeur de ω_n de notre boucle d'asservissement passera par le choix arbitraire des paramètres ξ et t_r . Nous serons aidé en ce sens par des courbes typiques de réponses impulsionnelles de systèmes du second ordre. Deux exemples sont donnés à la figure 7-7 en adoptant des variables réduites.

Les figures 7-7-a) et b) représentent la réponse de systèmes du second ordre à un échelon de phase lorsque les fonctions $K(p)$ sont respectivement du type 1 et 2. Les réponses à un échelon de vitesse de phase sont analogues [26].



a) $K(p)$ de type 1

b) $K(p)$ de type 2

Figure 7-7 Allure des réponses de systèmes du second ordre à un échelon de phase ou de vitesse de phase.

D) Bande passante

La représentation de la réponse en fréquence de notre asservissement en boucle ouverte passe par le diagramme de bode (Figure 7-6). La transposition de ce tracé dans le plan de Black permettrait de préciser l'allure de la réponse en boucle fermée $H(p)$ et de mesurer quelques paramètres importants dont la bande passante (BP en Hz). Celle-ci se

défini à partir de la pulsation de coupure ω_c déterminée traditionnellement à partir de :

$$H(0) \text{ db} - |H(j\omega_c)| \text{ db} = 3 \text{ db}$$

Pour un système du second ordre le calcul de ω_c en fonction de ζ et ω_n donne [26] :

$$\omega_c = \omega_n [2\zeta^2 + 1 + \sqrt{(2\zeta^2 + 1)^2 + 1}]^{1/2} \quad (7-8)$$

Le rapport ω_c / ω_n en fonction du paramètre ζ prend quelques valeurs caractéristiques présentées par le tableau ci-dessous :

ζ	ω_c / ω_n
0,5	1,82
0,7	2,06
1,0	2,48

Tableau 7-2

VII-4 Synthèse de fréquence et asservissement ligne

Les paramètres caractéristiques du fonctionnement d'une boucle PLL ayant été présentés au paragraphe précédent nous entreprenons maintenant l'opération de synthèse du signal HCLK de fréquence égale à 13,5 Mhz.

VII-4-1 Choix des composants

Le synoptique de la boucle d'asservissement ligne a été représenté à la figure 7-3. Nous rappelons que cette boucle reçoit en entrée une fréquence de référence F_e à 15625 Hz et qu'elle doit produire en sortie un signal d'horloge HCLK à 13,5 Mhz. Nous justifions aux cours des paragraphes suivants les choix des composants retenus.

A) Choix du diviseur

Lorsque la boucle est verrouillée on a la relation :

$$F_s = K_d \cdot F_e = N \cdot F_e \quad \text{soit}$$

$$N = F_s/F_e = \frac{13,5 \cdot 10^6}{15625} = 864$$

Ce rapport de division de fréquence peut être obtenu simplement par la mise en cascade de 3 compteurs/décompteurs binaires à 4 étages (Figure 7-8).




Figure 7-8. Division de Fs par N

L'équivalent binaire de $(864)_{10}$ soit $(0011\ 0110\ 0000)_2$ est placé sur les entrées des 3 compteurs synchrones de type 74 ALS 169. L'activation d'une entrée de commande particulière Ld permet le chargement de cette valeur et sa division synchrone à chaque battement de l'horloge d'entrée ($F_s = 13,5\text{ Mhz}$). A la fin du décompte une impulsion apparait en sortie qui par un bouclage approprié permet un nouveau chargement et le démarrage du décompte suivant. Les impulsions de sortie qui se succèdent à la fréquence de 15625 Hz sont mises en forme et calibrées par un monostable de type 74 LS 221. Le signal ainsi produit est dirigé sur l'entrée du comparateur de phase.

B) Choix du comparateur de phase

Il existe de nombreux types de comparateurs de phase analogiques ou numériques pour signaux sinusoïdaux ou "carrés". Seuls les comparateurs de phase à coïncidence répondent à nos exigences. Ce sont des composants qui

exploitent les capacités de numérisation de niveaux logiques produits par des bascules RS (Figure 7-9).




Figure 7-9 Structure interne d'un comparateur de phase à coïncidence

Ce type de comparateur est sensible aux fronts montants des signaux appliqués sur ses deux entrées Ee et Ec. Le signal d'erreur représenté par la tension Vsc se présente sous la forme d'impulsions positives ou négatives suivant la valeur relative, du déphasage entre les signaux d'entrées (Figure 7-10). Lorsque les deux signaux sont en parfait synchronisme la sortie du comparateur se place dans l'état "haute impédance". La sortie est alors déconnectée du réseau de filtrage et la tension Vc aux bornes d'un éventuel condensateur demeure constante.


Nous avons le choix entre plusieurs circuits tels les MC 4044 et MC 14568 de la société Motorola ou encore le CD 4046 de chez N.S. La fréquence relativement basse des signaux d'entrée nous autorise un circuit CMOS. Nous avons donc retenu le CD 4046. Ce circuit, répertorié PLL, comporte en plus un VCO aux performances modestes et un comparateur de phase classique, tout deux inemployés.

L'expression de la sensibilité est donnée par le fabricant sous la forme :

$$K_c = \frac{V_{DD}}{2} \frac{1}{2\pi} \text{ V/rd} \quad (7-9)$$

V_{DD} représentant la tension d'alimentation appliquée au circuit de sortie trois états. Nous utiliserons quant à nous une tension égale à 5 Volts ce qui donne :

$$K_c = 0,398 \text{ V/rd} \approx 0,4 \text{ V/rd}$$



H.Z. = Sortie dans l'état haute impédance

Figure 7-10 Chronogramme de fonctionnement d'un comparateur de phase à coïncidence

C) Choix du V.C.O.

Il existe de nombreux types de V.C.O. disponibles sous forme de circuits intégrés ou élaborés à partir de composants discrets (Oscillateur Hartley). Nous avons tenu à tester en premier lieu un composant intégré peu onéreux et disponible de la famille TTL. Il s'agit du 74 S 124 qui peut synthétiser un signal à la fréquence maximale de 85 Mhz (Figure 7-11).




Figure 7-11 a) Le V.C.O.
b) Allure de la caractéristique $f(E_f)$

La sortie en fréquence du VCO est déterminée par la valeur d'un composant externe (capacité ou quartz) et par la valeur de deux tensions appliquées sur deux entrées distinctes (Figure 7-12) :

- 1°) Entrée "plage de fréquence" Pf.
- 2°) Entrée "contrôle de fréquence" Cf.

La pente de la caractéristique du VCO donnant la fréquence en fonction de la tension appliquée sur l'entrée Cf peut être modifiée par variation de la tension sur Pf. Cette modification de pente se fait autour d'une valeur d'équilibre particulière appelée fréquence centrale d'oscillation. Cette dernière doit être proche, pour notre application, de 13,5 Mhz. On l'obtient par mise en place d'un condensateur externe

de 37 pF externe au circuit et d'une tension de l'ordre de 2,5 volts sur l'entrée Pf. La broche Cf est utilisée comme entrée de commande. Le moyen le plus sûr de connaître la pente de la caractéristique autour du point de fonctionnement considéré consiste à faire un relevé expérimental. Nous rappelons au préalable les relations liant phase et fréquence.

Les variations de la sortie du VCO autour de sa fréquence centrale d'oscillation $F_m = \omega_m / 2\pi$ sont consécutives aux variations de la tension ef du signal d'entrée Ef. On a donc les relations :

$$\begin{aligned} \Delta \omega &= K_v \cdot ef && \text{avec } K_v \text{ en rd/s/V} \\ \text{ou} \quad \Delta F &= K_v \cdot ef && \text{avec } K_v \text{ en Hz/V} \end{aligned}$$

La fréquence (ou la pulsation correspondante) étant d'une façon générale la dérivée de la phase $\theta(t)$ par rapport au temps, on peut écrire :

$$K_v \cdot ef = \frac{d\{\theta_s(t)\}}{dt}$$

La transformée de Laplace de cette expression donne :

$$L \left\{ \frac{d\theta_s(t)}{dt} \right\} = p \theta_s(p) = K_v \cdot ef(p) \quad \text{donc}$$

$$\theta_s(p) = \frac{K_v \cdot ef(p)}{p} \quad \text{soit}$$

$$K_o = \frac{\theta_s(p)}{ef(p)} = \frac{K_v}{p} \quad (7-10)$$

En d'autres termes la phase de la sortie du VCO est proportionnelle à l'intégrale de sa tension d'entrée (le VCO a un comportement d'intégrateur).

L'expression de K_o sera utilisée pour calculer la fonction de transfert en boucle ouverte de notre asservissement.

La sensibilité de modulation K_v en radians par seconde (rd/s) du VCO est déduite de sa caractéristique autour du point de fonctionnement. Nous avons obtenu :

$$\begin{aligned}K_v &= 2\pi \cdot 2,33 \cdot 10^6 \text{ rd/s/V} & (7-11) \\K_v &= 14,63 \cdot 10^6 \text{ rd/s/V}\end{aligned}$$

Ainsi nous retiendrons pour notre VCO la fonction de transfert K_o telle que :

$$K_o = \frac{K_v}{p} = \frac{14,63 \cdot 10^6}{p} \text{ rd/s/V} \quad (7-12)$$

Trois éléments sur quatre de notre boucle d'asservissement ayant été choisis il nous reste maintenant à calculer les composants du filtre F.

VII-4-2 Calcul des éléments du filtre

Les impératifs du cahier des charges nous ont permis de faire un choix et de définir numériquement les sensibilités des éléments VCO, C et D.

Le calcul du dernier composant F de la boucle est assujéti à la détermination des valeurs des paramètres caractéristiques que sont la pulsation propre ω_n et le facteur d'amortissement ζ . Du choix de ces deux valeurs dépendra le comportement de la boucle tant en régime transitoire que permanent.

Le choix des éléments du filtre sera de plus encadré par la nécessité d'obtenir une fonction de transfert $K(p)$ du second ordre dont le comportement est bien connu. Cette fonction s'écrit :

$$\begin{aligned}K(p) &= G(p) \cdot R(p) \\K(p) &= K_c \cdot K_f \cdot K_o \cdot K_d\end{aligned} \quad (7-13)$$

La forme prise par $K(p)$ suivant le type de filtre utilisé est explicité ci-dessous.

Filtre passe-bas simple

Le filtre passe-bas le plus simple à réaliser est représenté figure 7-13 et a pour fonction de transfert :

$$K_f = \frac{E_f}{E_r} = \frac{1}{1 + R \cdot C p} = \frac{1}{1 + \tau \cdot p} \quad (7-14)$$




Figure 7-13 Filtre passe-bas sommaire

La fonction de transfert en boucle ouverte est du type 1 puisque :

$$K(p) = K_c \cdot K_o \cdot K_d \cdot \frac{1}{1 + \tau \cdot p} \quad (7-15)$$

soit en remplaçant K_o par l'expression (7-10) :

$$K(p) = \frac{K_v \cdot K_c \cdot K_d}{p (1 + \tau \cdot p)} = \frac{K}{p (1 + \tau \cdot p)} \quad (7-16)$$

L'équation caractéristique de la fdt en boucle fermée $H(p)$ s'écrit :

$$1 + K(p) = 0 \quad \text{soit}$$

$$p^2 + \frac{p}{\tau} + \frac{K}{\tau} = 0 \quad \text{que l'on identifie à :}$$

$$p^2 + 2 \xi \omega_n p + \omega_n^2 = 0 \quad \text{ce qui donne :}$$

$$\omega_n = \sqrt{\frac{K}{\tau}} \quad \text{et} \quad (7-17)$$

$$\xi = \frac{1}{2 \sqrt{K \cdot \tau}} \quad (7-18)$$

On peut à la suite de ce calcul tirer la conclusion suivante. Pour un gain statique K donné l'obtention d'une pulsation naturelle faible implique une constante de temps élevée. Ceci entraîne malheureusement une diminution corrélative du facteur de surtension qui se traduit par l'apparition d'une tendance à l'instabilité.

Nous rejetons ce type de filtre dont l'inconvénient principal est de ne pas permettre un réglage séparé des paramètres ζ , ω_n et K .

b) Filtre passe-bas avec correction

L'utilisation d'un réseau correcteur de la forme $(1 + \tau p)$ conduit à la réalisation d'un filtre représenté à la figure 7-14 et de fdt :

$$K_f = \frac{1 + \tau_2 \cdot p}{1 + (\tau_1 + \tau_2) p} \quad (7-19)$$

avec $\tau_1 = R_1.C$ et $\tau_2 = R_2.C$




Figure 7-14 Filtre passe-bas à correcteur

L'adjonction de ce terme correctif, dit à avance de phase permet d'augmenter la marge de sécurité en phase au voisinage de la pulsation correspondante au gain unité. La fdt en boucle ouverte $K(p)$ est de la forme :

$$K(p) = K_c \cdot K_o \cdot K_d \frac{1 + \tau_2 p}{1 + (\tau_1 + \tau_2) p} \quad \text{soit avec (7-10)}$$

$$K(p) = \frac{K_c \cdot K_v \cdot K_d \cdot (1 + \tau_2 \cdot p)}{p [1 + (\tau_1 + \tau_2) p]} \quad (7-20)$$

L'équation caractéristique s'écrit :

$$1 + K(p) = 0 \quad \text{soit avec } K(p) = K_c.K_v.K_d$$

$$p^2 + \frac{(K \cdot \tau_2 + 1)}{\tau_1 + \tau_2} p + \frac{K}{\tau_1 + \tau_2} = 0 \quad (7-21)$$

Ce qui, par identification à la forme canonique donne :

$$\omega_n = \sqrt{\frac{Kc \cdot Kv}{N (\tau_1 + \tau_2)}} \quad (7-22)$$

$$\text{et } \xi = \frac{1}{2} \omega_n \left[\tau_2 + \frac{N}{Kc \cdot Kv} \right] \quad (7-23)$$

L'utilisation de ce réseau correcteur permet, par l'introduction de la constante de temps τ_2 , de choisir la valeur de ζ indépendamment de celle de ω_n . Le calcul des constantes de temps τ_1 et τ_2 passe par la détermination préalable de ζ et ω_n liée à la pulsation de coupure ω_c . Nous choisissons un ζ optimal de 0,7 ce qui, d'après le tableau 7-2, nous donne $\omega_n \approx \omega_c/2$. Le choix de la pulsation de coupure est affaire de compromis. La "pratique" des boucles PLL fait que l'on détermine ω_c en fonction de ω_e pulsation du signal d'entrée :

$$\omega_e = 2 \pi F_e = 2 \pi 15625 = 98\,125 \text{ rd/s}$$

Suivant que l'on avantage le temps de réponse sur la stabilité le rapport ω_e/ω_c varie de 10 à 20. Nous retiendrons quant à nous un rapport moyen égal à 15 ce qui donne :

$$\omega_c = \frac{\omega_e}{15} = \frac{98125}{15} = 6541 \text{ rd/s}$$

La valeur de ω_n est déduite de celle de ω_c par :

$$\omega_n = \frac{\omega_c}{2} = 3270 \text{ rd/s}$$

Dès lors la valeur de τ_2 peut-être calculée à partir de l'expression (7-23). On obtient :

$$\tau_2 = 2,80 \cdot 10^{-4} \text{ s}$$

La valeur de τ_1 se déduit de l'expression (7-22) et donne :

$$\tau_1 = 3,52 \cdot 10^{-4} \text{ s}$$

En choisissant pour C une valeur normalisée égale à 0,1 μF on obtient :

$$R_1 = 3,25 \text{ k}\Omega$$

$$R_2 = 2,80 \text{ k}\Omega$$

On peut se procurer ces valeurs dans la série normalisée E 24 à $\pm 5\%$ ce qui donne :

$$R_1 = 3,3 \text{ k}\Omega$$

$$R_2 = 2,7 \text{ k}\Omega$$

$$C = 0,1 \text{ }\mu\text{F}$$

Le filtre s'intercale entre le comparateur de phase et le VCO accompagné d'un étage adaptateur d'impédance. Sa mise en oeuvre nous a permis d'apprécier la stabilité de la boucle appréciée graphiquement par une marge de phase importante (Figure 7-15). Le calcul présenté ci-dessous confirme cette estimation.

Pour ω_0 correspondant au gain unité (0 dB) la marge de phase vaut $\Delta\theta$.

$$\Delta\theta = \pi/2 - \text{Arg. } \{Kf(\omega)\}$$

$$\Delta\theta = 90^\circ - \text{Arc tg } (\tau_1 + \tau_2)\omega_0 - \text{Arc tg } \tau_2 \cdot \omega_0 \text{ avec}$$

$$\omega_0 = \frac{Kc \cdot Kv}{N} \frac{\tau_2}{\tau_1 + \tau_2} = 2994 \text{ rd/s}$$

$$\Delta\theta = 90^\circ - 62^\circ + 39^\circ$$

$$\underline{\Delta\theta = 68^\circ}$$




Figure 7-15. Diagramme de Bode de la boucle PLL
 Filtre passe-bas avec correction par
 avance de phase.

Le temps de réponse d'une boucle du second ordre avec intégrateur et un ζ inférieur à un est donné par [27] :

$$tr = \frac{3}{\zeta \cdot \omega_n} \quad \text{soit}$$

$$tr = \frac{3}{0,7 \cdot 3270} = 1,31 \text{ ms}$$

Ce temps de réponse est parfaitement acceptable dans la mesure où il reste très inférieur à une durée de trame.

C) Filtre actif

Bien que le filtre passif précédent nous donne satisfaction nous présentons l'étude d'un filtre actif déterminé à partir du temps de réponse lorsque ce paramètre est prépondérant.

L'utilisation d'un tel filtre est également intéressante lorsque l'on désire obtenir une pulsation ω_n relativement faible alors que le gain K est déjà élevé. En effet un filtre actif permet d'accéder facilement à des constantes de temps τ élevées.

La structure de ce filtre est représentée à la figure 7-16 alors que sa fdt est donnée sous la forme :

$$K_f(p) = \frac{1 + R_2 C p}{R_1 C p}$$

Cette expression approchée n'est valable en toute rigueur que si le gain G de l'amplificateur est très élevé. Ce gain n'étant pas infini on applique un terme correctif déterminé empiriquement et égal à $1/2$. La fdt devient :

$$K_f(p) = \frac{1 + R_2 C p}{2 R_1 C p}$$




Figure 7-16. Filtre actif

La fdt du système en boucle ouverte devient :

$$K(p) = \frac{K_c \cdot K_v \cdot K_d}{2 R_1 C p^2} (1 + R_2 C p) \quad (7-26)$$

En posant : $K = \frac{K_c \cdot K_v}{2 N R_1 C}$

On obtient une fdt conforme à l'expression (7-6) ce qui va nous permettre d'exploiter les rappels présentés au paragraphe 2-2. L'équation caractéristique s'écrit :

$$EC = 1 + K(p) = 0$$

$$EC = 1 + \frac{K (1 + \tau_2 p)}{p^2} = 0$$

$$EC = p^2 + K \tau^2 p + K = 0$$

Ce qui, par identification à la forme canonique donne :

$$\omega_n = \sqrt{\frac{Kc \cdot Kv}{2 N \tau_1}} \quad (7-27)$$

$$\zeta = \frac{1}{2 \omega_n} \frac{Kc \cdot Kv}{2 N} \frac{\tau_2}{\tau_1} \quad (7-28)$$

Le calcul des constantes τ_1 et τ_2 passe par le choix préalable de ζ et ω_n conditionné par le temps de réponse tr souhaité. Ce temps sera défini à 5 % de la valeur finale de la sortie de boucle.

Pour un temps de réponse de 1,6 ms (25 lignes de balayage) les courbes de la figure 7-7-b donnent la valeur de $\omega_n \cdot tr$ lorsque l'on choisit arbitrairement un ζ égal à 0,7 :

$$\begin{aligned} \omega_n \cdot tr &= 4,5 && \text{d'où} \\ \omega_n &= \frac{4,5}{tr} = \frac{4,5}{1,6 \cdot 10^{-3}} = 2812 \text{ rd/s} \end{aligned}$$

A la suite de quoi le calcul de R1C par le biais de (7-27) est immédiat et donne :

$$\tau_1 = R1C = 4,27 \cdot 10^{-4} \text{ s}$$

Le calcul de τ_2/τ_1 par (7-28) donne :

$$\frac{\tau_2}{\tau_1} = 0,465 \quad \text{d'où}$$
$$\tau_2 = 1,98 \cdot 10^{-4} \text{ s}$$

Avec C égal à 0,1 μF on obtient :

$$R_1 = 4,27 \text{ k}\Omega$$

$$R_2 = 1,98 \text{ k}\Omega$$

D'où avec des valeurs normalisées à 5 % :

$$R_1 = 4,3 \text{ k}\Omega$$

$$R_2 = 2 \text{ k}\Omega$$

$$C = 0,1 \mu\text{F}$$

VII-4-3 Comportement et performances

Le test de la boucle PLL équipée d'un filtre passif à correcteur ou du filtre actif nous donne satisfaction quant à la stabilité du verrouillage. Le temps de réponse a été vérifié à la suite de perturbations provoquées volontairement en changeant périodiquement le rapport de division N. Ces perturbations, assimilables à des variations en échelon de phase, ont pu être visualisées à l'oscilloscope de la manière suivante. La sonde est connectée à l'entrée de contrôle du VCO via un filtre RC. La constante de temps de ce filtre doit être élevée par rapport à la durée des impulsions issues du comparateur de phase et suffisamment faible devant le temps de réponse de la boucle. Les fluctuations de la tension d'entrée du VCO étant représentatives des variations en fréquence de la sortie on obtient le graphe représenté par la figure 7-17. Le temps de réponse est effectivement de l'ordre de la milliseconde.




Figure 7-17. Mesure du temps de réponse de la boucle PLL.

La synchronisation complète de GETRIS sur un système maître passe également par un asservissement trame présenté en VII-1. Nous en détaillons ci-dessous les principaux éléments.

VII-5 Asservissement trame

L'asservissement du synthétiseur GETRIS à un système de commande maître passe par une synchronisation ligne complétée obligatoirement par une synchronisation trame (toutes deux présentées au paragraphe 1). Nous décrivons ci-dessous deux procédés après avoir rappelé le principe de la génération des signaux de synchronisation trame.

VII-5-1 Génération du signal de synchronisation trame interne

La génération du signal de synchronisation trame interne (SYNTIN) de fréquence F_t résulte d'une division par 625 d'un signal à la fréquence double de la fréquence ligne F_L :

$$F_t = \frac{2 \cdot F_L}{625} = \frac{2 \cdot 15625}{625} = 50 \text{ Hz}$$

Cette division est prise en charge par un ensemble de trois compteurs/décompteurs synchrones disposés en cascade selon la configuration présentée à la figure 7-18 et dont le principe de fonctionnement a été donné en VII-4-1-A.




Figure 7-18. Génération du signal SYNTIN

Suivant le type de diviseurs de fréquence utilisés et suivant que l'on a accès ou non à ces circuits deux méthodes de synchronisation trame peuvent être envisagées.

Première méthode

Nous nous plaçons dans l'éventualité où l'on a accès aux broches de commande des diviseurs de fréquence.

Le signal de synchronisation externe force pendant la durée où il est actif les entrées de mise à zéro (clear) des trois diviseurs. Cette situation est représentée par le schéma partiel de la figure 7-19.




Figure 7-19. Génération directe de SYNTIN

La mise en oeuvre de cette méthode est simple et suppose essentiellement l'utilisation de diviseurs binaires à remise à zéro synchrone du signal d'horloge (circuits de type 74 ALS 163 ou 560). La satisfaction de cette condition permet de plus la simplification du problème à l'instant de reprise de division (ou de décompte). En effet, cet instant que nous appellerons Or doit être positionné par rapport à l'instant caractéristique de début de balayage ligne appelé O_H (cf. chapitre III-2). Le balayage étant entrelacé l'instant Or peut se situer soit en coïncidence avec O_H soit à mi-distance entre deux instants O_H . Ces deux éventualités sont imagées par les chronogrammes de la figure 7-20 où l'on a représenté les "tops" de synchronisation de deux trames successives (trame N°1 paire et trame N°2 impaire). L'examen attentif de ce chronogramme met en lumière une évidence qui est que l'instant Or doit être synchrone d'un signal à fréquence double de la fréquence ligne. Cette constatation justifie l'utilisation d'un signal d'horloge à la fréquence $2.F_L$ en entrée de diviseurs.




Figure 7-20. Position relative des signaux de synchronisation trame par rapport à un signal à fréquence $2.F_L$

Remarque : L'égalité de fréquence et de rapport cyclique entre signaux SYNTIN et SYNTEX pourrait laisser supposer que l'on puisse tout simplement se passer des diviseurs. Cette suppression radicale n'est pas possible car GETRIS utilise divers signaux de service engendrés à partir de ces mêmes diviseurs.

La mise en oeuvre de cette méthode a nécessité le montage d'un étage de division formé par trois circuits de type 74 ALS 163. Nous avons pu vérifier ainsi la validité de la méthode.

Seconde méthode

Nous nous plaçons maintenant dans l'éventualité où l'on n'a pas accès aux diviseurs de fréquence ce qui peut se produire lorsque l'on ne peut modifier des ensembles de synchronisation déjà existants. On ne dispose alors que des signaux de synchronisation internes et externes et du signal d'horloges HCLK . Cette méthode, décrite au paragraphe suivant, consiste à agir sur l'unique signal disponible dont dépendent tous les modules de GETRIS c'est à dire HCLK.

VII-5-2 Principe de la synchronisation trame adopté

L'absence de synchronisme entre les signaux SYNTIN et SYNTEX se traduit par un décalage temporel ΔT représenté sur le chronogramme de la figure 7-21-a et b. Afin d'en faciliter la compréhension ces signaux ont été inversés.




Figure 7-21. Mise en évidence du déphasage ΔT .

L'asservissement en phase de SYNTIN sur SYNTEX consiste à stopper, au cours d'une période trame, l'horloge HCLK pendant

une durée égale à une période ligne. Une telle suppression a pour effet de retarder GETRIS et tous les traitements liés à la présence de cette horloge. La génération de SYNTIN n'échappe pas à cette règle si bien que le décalage ΔT va se trouver à chaque trame réduit d'une période ligne T_l . Ces périodes de suppression seront réitérées jusqu'à l'obtention d'un ΔT minimal.

Nous justifierons ultérieurement que cette méthode n'est valable qu'à une ligne près. Le chronogramme de la figure 7-21-c illustre ce principe pour une seule suppression.

Par la suite et dans un but de simplification nous appellerons période de suppression T_s une durée comportant N périodes d'horloge HCLK et égale à une période ligne T_l . On a donc :

$$T_s = T_l = N \cdot T_{CLK} \quad \text{avec} \quad N = T_l / T_{CLK} = 864$$

Compte tenu du principe énoncé ci-dessus nous adopterons le synoptique général présenté à la figure 7-22.




Figure 7-22. Synoptique général du module de synchronisation externe.

L'asservissement trame se compose d'un bloc de détection de déphasage et d'un bloc de suppression.

Le bloc de suppression est chargé, sur la base du signal fourni par le bloc précédent, de générer un signal logique qui peut prendre deux valeurs :

- Le niveau logique "1" qui, appliqué à l'entrée N°2 de la porte ET autorise la transmission de l'horloge HCLK à GETRIS.

- Le niveau logique "0" qui, appliqué à la même broche du ET suspend, à chaque trame, la transmission de l'horloge durant une période T_s . Nous donnons ci-dessous le détail de la conception de ces deux blocs.

Bloc de détection de déphasage

Nous rappelons la finalité de ce bloc qui est de délivrer, à chaque trame, une impulsion dont la largeur est proportionnelle à l'écart de phase entre SYNTIN et SYNTEX. Le schéma simplifié de ce bloc est représenté figure 7-23.




Figure 7-23. Schéma du bloc de détection de déphasage.

Les deux monostables ont une fonction de mise en forme en délivrant à partir des impulsions à 50 Hz de SYNTIN et SYNTEX des signaux de rapport cyclique 50/50.

La détection de phase est assurée par un simple "OU exclusif" dont la sortie attaque un filtre passe-bas de constante de temps RC. La valeur de cette constante doit être telle que seules les impulsions ΔT en sortie du OU, de durée supérieure ou égale à T_s , aient une influence sur la porte ET suivante. En d'autres termes une impulsion de durée ΔT inférieure ou égale à T_l ne doit pas conduire à la suppression de la ligne. Si tel était le cas le déphasage après avoir été proche de zéro prendrait à nouveau une valeur voisine de 180° .

Ce système d'asservissement trame n'est donc valable qu'à une ligne près.

La porte logique ET recevant d'une part le signal de sortie du filtre et d'autre part le signal SYNTAXE calibré contribue à l'obtention de l'impulsion de sortie de bloc représentative du décalage temporel ΔT .

L'allure des divers signaux est donnée sur le chronogramme de la figure 7-24 pour les deux éventualités envisagées.




Figure 7-24. Signaux du bloc détection.

Le choix de la constante de temps RC du filtre pourrait être calculée en fonction des seuils de basculement de l'entrée N°1 de la porte ET. Ces seuils étant légèrement variables d'une porte à l'autre nous choisissons une détermination expérimentale. Pour cela nous injectons sur les entrées N°1 et N°2 du OU des signaux de test dont le déphasage relatif ΔT peut-être parfaitement contrôlé. En choisissant un ΔT légèrement supérieur à $T1 = 64 \mu s$ il suffit de faire varier la valeur de la résistance R jusqu'à l'obtention du basculement de la sortie N°3 de la porte ET. Nous avons ainsi obtenu $R = 344 \Omega$ avec $C = 0,22 \mu F$.

Bloc de suppression

Nous rappelons que la finalité de ce bloc est de produire le signal de suppression caractérisé par un niveau logique "0" sur l'entrée d'une porte logique ET. Ce bloc est formé à l'aide de deux bascules "D" et d'un monostable (Figure 7-25).




Figure 7-25. Schéma du bloc de suppression

La compréhension du fonctionnement de ce bloc passe par le chronogramme de la figure 7-26 où nous avons représenté les signaux caractéristiques dans les deux éventualités ($\Delta T > T_L$ en a) et ($\Delta T \leq T_L$ en b)).




Figure 7-26. Chronogramme des principaux signaux du bloc de suppression.

L'impulsion positive issue de la sortie du bloc précédent déclenche par son front montant la bascule N°1. Cette bascule était initialement dans un état de repos déterminé par les deux entrées CLR (clear) et PRT (preset) positionnées toutes deux à "1". Cet état de repos se caractérise par une sortie Q1 à "0". L'apparition de l'impulsion de détection positionne la sortie Q1 à "1" car l'entrée D est figée au "1" logique.

La sortie Q1 commande à son tour l'entrée de remise à zéro (clear) de la bascule N°2. Cette seconde bascule initialement bloquée par une broche CLR à "0" se voit donc libérée. Elle peut par conséquent accepter le signal de synchronisation ligne externe appliqué sur son entrée d'horloge CLK et en effectuer la division par deux. Cette division de fréquence par deux est assurée classiquement par le bouclage de la sortie complémentaire de Q2 sur l'entrée D. Cette sortie notée $\overline{Q2}$ constitue le signal de suppression dont la période est bien égale à T1.

La fin d'une période de suppression doit être suivie par un retour à l'état de repos des deux bascules. Cette opération est prise en charge par un monostable produisant une impulsion dirigée sur l'entre CLR de la bascule D N°1.

La sortie Q2 est dirigée sur l'entrée N°1 d'une porte ET dont l'entrée N°2 reçoit le signal d'horloge HCLK. La sortie N°3 de cette porte est dirigée directement sur l'entrée horloge externe de GETRIS.

Le schéma complet des deux blocs est donné au N°7 de la schémathèque.

VII-6 Maquette de test du module de synchronisation

VII-6-1 Présentation de la maquette

Le test du module de synchronisation externe nécessitait une immobilisation de l'unique synthétiseur du laboratoire sur lequel d'ailleurs des développements logiciels étaient en cours. Nous avons pensé lui substituer une maquette de test organisée autour d'un contrôleur graphique (GDP) dont nous avons l'entière disponibilité.

Nous avons défini les attributions de ce processeur qui a pour mission de produire une image de synthèse rudimentaire via le module de synchronisation externe. L'image de substitution ainsi créée doit ensuite être mélangée à une image vidéo afin de vérifier de manière visuelle leur synchronisme.

La figure 7-27 rend compte de cet objectif en présentant le synoptique de l'ensemble de test.




Figure 7-27. Synoptique de la maquette de test.

On y reconnaît le module de synchronisation externe recevant en entrée les signaux vidéo à synchroniser et délivrant en sortie l'horloge HCLK nécessaire au GDP. Ce dernier doit être programmé simplement par l'intermédiaire d'un micro-ordinateur.

Le mélange des deux images synchronisées est pris en charge par un multiplexeur analogique rapide dont la sortie est connectée directement sur l'entrée vidéo d'un moniteur de visualisation.

La réalisation de cette maquette devait être dominée par la rapidité de mise en oeuvre du contrôleur graphique. Ce dernier devait de plus être, comme GETRIS, entièrement dépendant d'une horloge de fréquence voisine de 13,5 Mhz.

VII-6-2 Description partielle du processeur graphique

Concernant le choix du processeur graphique notre présélection a retenu :

- Le μ PD 7220 de la société Nec.
- Le TMS 3556 de la société Texas Instrument.
- Le EF 9365 de la société Efcis.

Les deux premiers possèdent des entrées distinctes de synchronisation externe ce qui laisse supposer un fonctionnement identique à celui décrit dans la première méthode de synchronisation trame. Le GDP EF 9365 par contre n'en possède pas et exige de plus pour son fonctionnement une horloge de fréquence égale à 14 Mhz. Il possède en outre la particularité d'être un produit national tant au point de vue de sa conception [29] que de sa fabrication (Grenoble). Une note d'application [30] éditée par Efcis et divers articles facilitent le travail de conception [31], [32].

Le GDP EF 9365 possède toutes les fonctionnalités nécessaires à la génération de vecteurs, de caractères alphanumériques et semi-graphiques. Il produit de plus l'ensemble des signaux nécessaires à la synchronisation d'un moniteur vidéo. Un micro-ordinateur usuel commande ce GDP par l'intermédiaire de 11 registres internes de 8 bits.

Nous avons représenté à la figure 7-28 le synoptique de la maquette de test. Celle-ci s'organise autour du GDP et d'un unique plan mémoire permettant l'affichage d'une image de 512 par 512 pixels. Les détails concernant la conception de cette maquette sont fournis par la note d'application déjà citée [30]. Nous y avons introduit quelques modifications permettant l'implantation du multiplexeur analogique présenté au paragraphe précédent. La compréhension du fonctionnement de ce composant nécessite quelques explications concernant le mode de formation du signal vidéo issu de la maquette.




Figure 7-28. Synoptique de la maquette de test

VII-6-3 Formation du signal vidéo normalisé

La formation d'un signal vidéo composite à partir des informations délivrées par la mémoire se traduit par le schéma et les chronogrammes de la figure 7-29.

Ce signal vidéo sera par la suite dirigé sur un multiplexeur analogique afin d'assurer le mixage d'images.




Figure 7-29. Formation du signal vidéo

Le signal vidéo représentatif de l'image de synthèse est produit par un transistor dont la base reçoit le signal de synchronisation en plus du signal logique issu d'une porte ET. Cette dernière admet sur sa broche N°1 le signal d'horloge point HCLK et sur sa broche N°2 un signal de validation provenant de la sortie d'un registre à décalage. Ce dernier représenté sur le synoptique de la figure 7-28 "séréalise" les informations logiques issues du plan mémoire (conversion de type parallèle/série).

VII-6-4 Mélange vidéo

Dès cet instant nous admettons que le GDP couplé à sa mémoire d'image est capable de nous fournir une image de synthèse synchrone de l'image vidéo issue de la caméra. nous décrivons ci-dessous le montage qui nous a permis de vérifier ce synchronisme.

Le mélangeur vidéo représenté à la figure 7-3 est réalisé à partir d'un multiplexeur analogique de type CD 4053. Celui-ci reçoit en entrée les signaux vidéo complets représentatifs des deux images à mixer. La commande de multiplexage doit être activée par un signal de type logique. Nous avons donc pensé mettre à profit "l'origine logique" du signal vidéo de l'image de synthèse. Un tel signal est en effet présent à la sortie de la porte ET. Le fonctionnement de l'ensemble sera donc le suivant :

- Lorsque la broche de commande est au "0" logique c'est l'image vidéo qui est dirigée sur la sortie du multiplexeur et affichée. Ce niveau logique traduit le fait que le GDP ne présente aucun point à l'affichage.

- Lorsque la broche de commande est au "1" logique le GDP demande l'affichage d'au moins un point qui est alors dirigé sur la sortie du multiplexeur.

Ce mélange d'image, effectué sur un critère simplifié, correspond en fait à une incrustation de caractères ou de vecteurs sur une image vidéo.




Figure 7-3 . Multiplexage vidéo

VII-7 Comportement du module de synchronisation externe

Le temps de synchronisation du module donne lieu à une courte perturbation de l'image que l'on peut attribuer au temps de verrouillage du bloc de synchronisation trame.

L'incrustation d'une image de synthèse sur l'image vidéo est affectée d'un léger tremblement dans le sens horizontal. Nous l'attribuons à une instabilité du signal d'horloge HCLK produite par un VCO soumis à diverses influences parasites. Une alimentation indépendante de sa partie "analogique" et la suppression des liaisons électriques en technique "wrapping" devraient remédier à cet inconvénient.

La photographie N°5 présentée en fin de mémoire donne un exemple d'incrustation de caractères alphanumériques.

VIII CARTE D'ACQUISITION VIDEO TEMPS REEL

VIII-1 Présentation du synoptique

La carte d'acquisition vidéo regroupe les modules précédemment étudiés. Le synoptique en est donné à la figure 8-1. Cette carte accepte en entrée un signal vidéo couleur ou noir et blanc traités par le module de numérisation adéquat. Les mots numériques résultant de la conversion sont ensuite aiguillés sur un ou plusieurs des quatre bus vidéo banalisés via un module d'interfaçage.




Figure 8-1 Synoptique de la carte d'acquisition vidéo

Rappelons à ce propos que la carte d'acquisition vidéo doit pouvoir se substituer à tout module mémoire de trame; le flot de données numériques normalement déversé par le plan mémoire est ainsi remplacé par le flot de données délivrées par le convertisseur A/N. La carte d'acquisition doit par conséquent bénéficier d'attributs identiques tels la table de visibilité

et la fonction fenêtre (cf. I-4). Les supports matériels de ces attributs et les circuits d'aiguillage de données sont mis en place au sein d'un module d'interfaçage décrit au paragraphe suivant.

Les modules d'interfaçage et de numérisation sont pilotés par un signal d'horloge CLK qui peut être :

1°) Le signal de l'horloge maîtresse de GETRIS prélevé en fond de panier lorsque l'on fonctionne en synchronisation interne.

2°) Le signal d'horloge HCLK produit par le module de synchronisation lorsque l'on travaille en synchronisation externe.

VIII-2 Module d'interfaçage

Le module d'interfaçage a été réalisé à partir du schéma éprouvé d'une carte mémoire de GETRIS. Nous avons simplement entrepris un certain nombre de modifications qui ont vu la suppression de quelques composants devenus inutiles (les boîtiers mémoire et leurs circuits de service par exemple). Nous en donnons ci-dessous une description sommaire se rapportant au synoptique de la figure 8-2. On y distinguera la logique d'interfaçage et les sous-ensembles réalisant les fonctions "fenêtre" et "visibilité".

A) Logique d'interface

La première couche de la logique d'interface doit effectuer, pour chacun des trois canaux couleur, le multiplexage entre les données sur quatre bits et les quatre bits correspondants du bus d'adresse BAX d'écriture dans la mémoire de visibilité. Pour réaliser cette fonction nous utilisons trois circuits de type 74 LS 298 qui comportent chacun quatre multiplexeurs à deux entrées avec mémorisation des sorties. Ces circuits comportent chacun une broche de commande de multiplexage activée par le signal EXT, fourni en fond de panier. Ces trois boîtiers sont activés de façon synchrone par l'horloge CLK.

Les 12 bits issus de ce multiplexage alimentent d'une part la mémoire de visibilité et d'autre part la seconde et troisième couche de logique. Ces dernières sont destinées à assurer deux étapes dites "pipe-line". Elles se composent d'éléments de mémorisation réalisés à partir de simples bascules "D" (boîtiers 74 LS 374, 173 ou 377). Les sorties de ces bascules sont en contact direct avec les 4 bus vidéo. Le choix d'un ou plusieurs bus s'effectue au moyen des broches de validation de ces boîtiers. Ces broches sont positionnées par 4 bascules D commandées par une mémoire RAM de décodage (74 S 289). Cette mémoire bipolaire rapide de 16 mots de 4 bits est configurée en recevant sur ses entrées données les signaux BD0, BD1, BD2, BD3 issus du fond de panier et affectés respectivement aux bus A, B, C, E. L'écriture de ces données se fait aux adresses affectées par un bus particulier BPROF. Ce bus est alimenté par une logique de commande constituée de portes Nand recevant les signaux de configuration PROF0-3, VALFEN (validation fenêtre, VALVIS (validation visibilité).

B) Visibilité

La mémoire de visibilité reçoit les 12 bits d'adresse d'écriture issus des sorties de multiplexage. Nous utilisons une mémoire RAM de $2^{12} = 4$ kilo-bits telle la RAM 2147-35 de la société AMD. Cette mémoire rapide de temps d'accès égal à 35 ns possède une entrée donnée recevant le signal de configuration BD0 et une sortie connectée à la logique de commande du bus BPROF. La broche de lecture/écriture est positionnée par le signal WVISIB (écriture mémoire de visibilité).

C) Fenêtre

La fonction fenêtre est assurée par 2 mémoires RAM de type AM 2147-35. Ces mémoires reçoivent respectivement sur leurs broches d'adresse les bus BX et BY véhiculant les coordonnées de la fenêtre à afficher. Les broches d'écriture sont reliées au signal WFEN (écriture fenêtre) alors que la broche d'entrée des données reçoit le signal BD0. La broche de sortie des

données est connectée à la logique de validation des bus par l'intermédiaire d'une porte Nand recevant également le signal VALFEN (validation fenêtre).




Figure 8-2. Synoptique du module d'interface

VIII-3 Réalisation matérielle de la carte d'acquisition

Nous avons choisi de monter le prototype sur un support de développement appelé carte à "wrapper". Les connexions entre supports de boîtiers logiques ont par conséquent été réalisées en technique "wrapping" sur une carte au format Multibus de la société INTEL. Nous avons utilisé les circuits de la nouvelle famille logique TTL ALS eu égard à leur rapidité et à leur consommation.

Chapitre IX GENERATEUR DE SIGNAUX VIDEO

IX-1 Présentation et cahier des charges

Pour des raisons budgétaires nous n'avons pu bénéficier, au tout début de nos travaux, d'une caméra délivrant le signal vidéo nécessaire au numériseur. Nous avons pensé lui substituer un générateur de signaux vidéo destiné à produire une image statique appelée mire dans le domaine du dépannage vidéo. Les signaux ainsi créés pourraient être injectés directement sur notre numériseur avec l'avantage, sur une caméra, d'offrir des formes caractéristiques facilement discernables lors des mises au point à l'oscilloscope.

Un moyen économique de se procurer cet appareil, dont le laboratoire était dépourvu, consistait à en assurer rapidement la réalisation. Cette petite étude supplémentaire nous semblait constituer une bonne approche des problèmes vidéo. Par ailleurs, la conception de cet outil de mise au point devait être facilitée par la présence sur le marché de circuits intégrés performants appelés générateurs universels de synchronisation.

Le cahier des charges a été défini de la façon suivante :

- Génération d'une mire de 8 barres verticales colorées.
- Génération d'une mire de 4 ou 8 barres verticales blanches sur fond noir.
- Combinaison des deux mires précédentes sur un même écran en vue de la formation d'une mire alternée.
- Génération d'un signal de synchronisation composite au standard de balayage choisi (625 lignes-25 images par seconde) afin de piloter un moniteur.
- Possibilité d'asservir le générateur à un signal de synchronisation externe (celui de GETRIS par exemple).
- Les signaux vidéo produits devaient être disponibles sur des sorties normalisées (1 volt crête à crête, impédances normalisées à 75 Ohms).

IX-2 Le générateur de signaux de synchronisation

IX-2-1 Description

Nous allons donner ci-dessous une description partielle du circuit intégré générateur de synchronisation SAA 1043 de la société R.T.C. Ce circuit fabriqué en technologie CMOS se présente sous la forme d'un boîtier de 28 broches. Il est capable de fournir tous les signaux de synchronisation nécessaires à divers ensembles vidéo et ceci pour plusieurs standards vidéo.

Le SAA 1043 délivre un ensemble de signaux élaborés à partir d'un compteur "vertical" et d'un compteur "horizontal" respectivement dévolus au balayage trame et ligne. Ces deux compteurs sont activés de façon synchrones par un oscillateur calé sur une fréquence nominale de 5 Mhz. Cette fréquence f_0 est obtenue par accord d'un circuit LC externe dont la valeur se déduit de la formule :

$$f_0 = \frac{1}{2\pi \sqrt{L \left(\frac{C}{2} + C_p \right)}} \quad (9-1)$$

C_p = capacités parasites apportées par le circuit et évaluées par le constructeur à 5 pf.

C = capacité des condensateurs placés aux extrémités de la self.

L = inductance de la bobine (Henry).

Les deux compteurs du SAA 1043 pilotent trois blocs de génération de base de temps. Sur la totalité des signaux produits par ces derniers nous ne retiendrons que ceux directement nécessaires à notre application. Ces signaux sont repérés H2, CS, V1 et CB sur la figure 9-1. On peut remarquer qu'ils sont actifs à l'état haut et souvent exprimés par des multiples de la durée T_h de balayage d'une ligne vidéo. Cette durée se calcule simplement à partir de la fréquence f_0 et du rapport de division N donné par le constructeur :

$$Th = \frac{1}{f_o / N} = \frac{320}{5 \cdot 10^6} = 64 \mu s \quad (9-2)$$




Figure 9-1 Signaux caractéristiques

H2 : signal de synchronisation ligne de largeur $7,2 \mu s$ et de fréquence $Fh = 1/Th = 15625 \text{ Hz}$.

CS : signal de synchronisation composite.

V1 : signal de synchronisation trame de fréquence 50 Hz .

CB : signal de suppression ligne ($12 \mu s$) et de suppression trame ($25 Th$)

IX-2-2 Fonctionnement en synchronisation externe

Nous avons établi précédemment la nécessité d'asservir le générateur de mire à un signal de synchronisation externe. Cette opération est réalisable avec le SAA 1043 grâce à la présence d'une entrée de synchronisation externe ECS et d'un comparateur de phase intégré au circuit. Le synoptique de ce sous-ensemble est représenté à la figure 9-2.




Figure 9-2 Synoptique de synchronisation externe

Le comportement de ce sous-ensemble doit être assimilé à celui d'une boucle à verrouillage de phase dont le principe de fonctionnement et le calcul ont été décrits au chapitre VII.

Le comparateur de phase reçoit d'une part le signal de synchronisation interne et d'autre part le signal de synchronisation externe via une porte logique qui réagit à deux événements :

1°) Cette porte s'ouvre sur le front montant d'une impulsion de commande interne produite par le compteur horizontal à la fin de chaque balayage ligne (Figure 9-3).

2°) Cette porte se ferme sur le front descendant de l'impulsion de ligne externe. On évite ainsi aux éventuelles impulsions de pré et post égalisation présentes dans le signal de synchronisation externe de perturber le comparateur de phase.




Figure 9-3 Chronogramme de synchronisation externe

Le comparateur de phase est du type à déclenchement par front (cf.VII-4-1-b). Lorsque les deux signaux d'entrée parviennent à la même fréquence avec une différence de phase nulle, la sortie PH broche 12 se place dans l'état haute impédance. Lorsque une différence de phase apparaît entre ces deux signaux, la sortie PH est "tirée" vers la tension d'alimentation ou vers le zéro de tension suivant le sens du déphasage. Les impulsions de tension qui en résultent sont intégrées au moyen d'un filtre de type passe-bas. La tension continue recueillie en sortie de filtre est utilisée pour faire varier un élément externe du circuit oscillant. Cette variation doit agir dans le sens d'une réduction de l'erreur de phase et doit tendre vers le verrouillage de la boucle. Le circuit oscillant étant constitué d'une self et de deux condensateurs nous avons choisi de remplacer l'un d'eux par une diode Varicap. Cette diode, polarisée en inverse offre l'intéressante propriété de présenter une variation de la capacité C_d de sa jonction PN sous l'effet d'une variation de la tension de polarisation V_p .

Notre schéma simplifié de commande d'oscillateur est représenté figure 9-4.




Figure 9-4 Schéma de la commande d'oscillateur

Calcul des composants

On reconnaît sur le schéma simplifié le circuit oscillant formé par une self ajustable L et les condensateurs C et Cd (diode). Le calcul de la constante de temps LC_0 du circuit oscillant à partir de l'expression (9-1) donne :

$$\begin{aligned}
 LC_0 &= 10^{-15} \text{ F} && \text{d'où} \\
 C_0 &= 25 \text{ pF} && \text{avec} \\
 L &= 40 \text{ } \mu\text{H}
 \end{aligned}$$

Compte tenu des capacités parasites évaluées à 5 pF on obtient :

$$C = 10 \text{ pF}$$

Un condensateur de cette valeur est donc connecté entre la masse et la sortie 10 du SAA 1043. La sortie 11 est reliée à une capacité C_L de liaison destinée à stopper la composante continue appliquée sur la diode D polarisée par la résistance R_p .

Nous avons choisi la diode Varicap BB 100 qui offre une capacité de l'ordre d'une dizaine de picofarads lorsqu'elle est polarisée sous 3 volts.

En ce qui concerne les éléments du filtre nous avons utilisé les valeurs préconisées par le fabricant.

IX-3 Génération d'une mire de barres couleur

IX 3-1 Principe de la génération

Un mire de barres couleur s'obtient facilement à partir des trois signaux représentatifs des composantes chromatiques rouge, verte et bleue (R,V,B). Ceci permet par synthèse additive de créer 2^3 couleurs distinctes (Tableau 9-1).

N° de séquence			Couleurs	N° de couleur (arbitraire)
3	2	1		
1	1	1	Blanc	7
1	1	0	Jaune	6
1	0	1	Cyan	5
1	0	0	Vert	4
0	1	1	Magenta	3
0	1	0	Rouge	2
0	0	1	Bleu	1
0	0	0	Noir	0

Tableau 9-1

Une transposition du tableau 9-1 en chronogramme représenté figure 9-5 met en évidence le rapport de division binaire égal à 2 entre les séquences 1,2 et 3.




Figure 9-5 Chronogramme des séquences R-V-B

Les signaux électriques représentatifs des trois séquences seront créés simplement au moyen de compteurs binaires à N étages. Il suffit pour cela de prélever trois sorties Q_i consécutives dont les changements d'états sont synchrones de l'entrée horloge CLK.

De manière rigoureuse la fréquence F_{clk} du signal d'horloge doit être calculée de telle sorte que la séquence N°1 engendre exactement 8 segments égaux sur une durée utile de ligne ($T_u = 52 \mu s$). La période de base optimale de la séquence N°1 est donc :

$$T_{bo} = 2 \frac{T_u}{8} = 13 \mu s \quad (9-3)$$

La fréquence de base F_{bo} se déduit de T_{bo} :

$$F_{bo} = 1 / T_{bo} = 76,923 \text{ Khz} \quad (9-4)$$

IX-3-2 Réalisation

La génération d'un signal d'horloge à la fréquence F_{bo} ferait appel en toute rigueur à un synthétiseur de fréquence à boucle PLL. A cette réalisation rigoureuse mais relativement onéreuse nous avons préféré la solution suivante qui s'est avérée satisfaisante.

Nous avons prélevé le signal d'horloge à 5 Mhz issu de l'oscillateur du circuit SAA 1043. La division de cette fréquence F_o par 64 nous donne une fréquence de base F_b égale à 78,125 Khz ce qui correspond à une période de 12,8 μ s. Cette dernière, légèrement inférieure à la période optimale T_{bo} est tout à fait acceptable pour notre application.

La division par 64 doit être prise en charge par un diviseur binaire disposant d'au moins 9 étages. Nous avons retenu le compteur CD 4020 en technologie CMOS représenté sur le schéma N°10. Les sorties Q_i s'incrémentent sur une transition négative de l'entrée de l'horloge. Une autre entrée, asynchrone de l'horloge, permet la remise à zéro de tous les étages. Nous la connectons à la sortie H2 du SAA 1043 (synchronisation ligne).

IX-4 Génération d'une mire noir et blanc

La mire doit comporter N barres verticales blanches sur fond noir. Ceci revient à placer N blancs sur une durée de balayage ligne. Ici encore nous utilisons les services d'un diviseur binaire synchrone à 14 étages (CD 4020) dont nous prélevons la sortie Q_i adéquate. Le passage d'un niveau logique bas à un niveau logique haut de cette sortie déclenche un monostable dont la constante de temps fixe la largeur des blancs. Le diviseur activé par le signal d'horloge à 5 Mhz est périodiquement remis à zéro par une impulsion à la fréquence ligne (H2). Le chronogramme et le schéma simplifié de la figure 9-6 résume l'ensemble de l'opération.





Figure 9-6. Schéma de principe et chronogrammes relatifs au générateur de barres N/B

En adoptant ce schéma nous avons obtenu 9 barres verticales dont 7 étaient visibles sur l'écran du moniteur de contrôle (les deux barres d'extrémités tombant dans la période de suppression).

Le schéma d'ensemble du générateur de barres est représenté en N°9 de la schémathèque.

La photographie N°4 présente, à la fin de ce mémoire, une vue d'ensemble du générateur de signaux vidéo relié à un moniteur couleur.

Chapitre X GÉNÉRATEUR DE SIGNAUX DE SYNCHRONISATION

X-1 Présentation du problème

Nous rappelons que le synthétiseur d'images GETRIS peut-être amené à fonctionner en synchronisation interne. Dans ce cas GETRIS génère les signaux de synchronisation ligne et trame "internes" à partir d'une horloge maîtresse qui lui est propre. Ces signaux de synchronisation répondent de façon incomplète aux normes du standard vidéo retenu en particulier de par l'absence des impulsions de pré et post égalisation (cf. III-2-2).

Le générateur de synchronisation étudié aura donc pour mission de prélever les signaux internes de synchronisation délivrés à l'état brut par GETRIS et de les normaliser (Figure 10-1).




Figure 10-1. Signaux reçus et produits par le générateur de synchronisation

Les signaux délivrés par le générateur sont au nombre de trois :

1°) Le signal de synchronisation composite normalisé conforme à la description qui en a été faite au paragraphe III-2-2.

2°) Le signal de suppression composite aux normes du standard vidéo.

3°) Le signal de synchronisation composite porteur des informations de fréquence et de phase nécessaires au pilotage de la caméra SONY M3 fonctionnant en synchronisation externe. Les perturbations de l'image provoquées par l'absence de ces informations ont été évoquées en V-3. La nature de ces signaux particuliers, caractéristiques du codage P.A.L., sera explicitée en X-3-1. Par simplification le signal résultant de ce traitement, sera appelé signal de synchronisation composite P.A.L.

X-2 Générateur de signaux de synchro. normalisés

Ce générateur fait appel au circuit intégré SAA 1043 présenté en IX-2. Ce circuit spécialisé fonctionne dans des conditions identiques à celles déjà mentionnées c'est-à-dire en synchronisation externe. Il reçoit par conséquent le signal de synchronisation composite issu de GETRIS sur son entrée ECS, broche 15, et délivre les deux signaux escomptés qui sont :

1°) Le signal de synchronisation composite normalisé sur sa broche 26 (CS).

2°) Le signal de suppression composite normalisé sur sa broche 25 (CB).

Ces signaux seront utiles pour piloter d'éventuels moniteurs de visualisation et pour la mise en oeuvre du générateur de synchronisation PAL décrit ci-dessous.

X-3 Le système de codage PAL

Le système de codage PAL expérimenté en Europe en 1962 fut développé sur la base du système NTSC normalisé aux U.S. dix ans plus tôt. Les signaux traités par le codage sont comme pour le système américain :

- Le signal de luminance E_y exprimé par une combinaison linéaire des signaux représentatifs des trois composantes primaires E_r , E_v , E_b (cf. V-3) :

$$E_y = 0,3 E_r + 0,59 E_v + 0,11 E_b$$

- Les deux signaux de chrominance désignés par les lettres U et V et déterminés par les égalités suivantes :

$$\text{Signal U : } E_u = 0,493 (E_b - E_y)$$

$$\text{Signal V : } E_v = 0,877 (E_r - E_y)$$

La bande spectrale du signal de luminance E_y est limitée à 4,2 Mhz alors qu'elle est réduite à 1,3 Mhz pour les signaux U et V.

On peut caractériser un système de codage par le type de la modulation utilisée pour traiter les signaux U, V et E_y . Nous donnons ci-dessous quelques éléments d'information sur le sujet. Ceci nous permettra de présenter ensuite les particularités du signal de référence que nous nous proposons de générer (X-3-3).

X-3-1 Modulation des signaux de chrominance

Le système de modulation des signaux de chrominance sur une sous-porteuse de chrominance unique de fréquence F_{sp} est une modulation double, en quadrature, à porteuse supprimée. Toutefois deux particularités distinguent le système PAL du système NTSC :

1°) Le signal E_u module la sous-porteuse avec une phase d'origine constante. La phase du vecteur représentatif est égale à π sur le diagramme vectoriel de la figure 10-2.

2°) Le signal E_v module la sous-porteuse avec une phase qui change de 180° à chaque ligne. Sur une ligne le signal modulé s'écrit donc :

$$Sv_+ = Ev \cos (\omega.t + \pi/2)$$

Sur la ligne suivante on a :

$$Sv_- = -Ev \cos (\omega.t + \pi/2) = Ev \cos (\omega.t - \pi/2)$$

$\omega = 2.\pi.F_{sp} =$ pulsation de la sous-porteuse en rd/s.

$Ev =$ amplitude du signal de chrominance V .

Ce changement de phase, alterné de ligne à ligne, du signal Ev modulé, constitue la particularité du système PAL. On la représente dans le plan complexe par le diagramme de la figure 10-2.




Figure 10-2. Représentation vectorielle des signaux de chrominance en codage PAL.

X-3-2 Salve de référence

La destinée la plus commune d'un signal vidéo couleur est d'être transmise jusqu'à un récepteur de télévision. La démodulation du signal de chrominance exige alors la reconstitution de l'onde sinusoïdale de fréquence égale à la fréquence de sous-porteuse ainsi que de la phase d'origine fixée initialement par rapport au système d'axes de modulation.

Cette sous-porteuse est reconstituée à partir d'un oscillateur local, synchronisé périodiquement par un signal particulier appelé salve de référence. Celle-ci se compose de quelques cycles de sous-porteuses de chrominance ayant la fréquence exacte de cette dernière et une phase bloquée sur une phase caractéristique de la modulation. Le vecteur représentatif est porté par l'axe U avec un argument égal à π . Ainsi cette salve permettra d'asservir durant une courte période un oscillateur local fonctionnant à la fréquence nominale de la sous-porteuse d'émission. La mise en oeuvre d'un tel oscillateur exige bien entendu que sa stabilité naturelle soit suffisante pour que la dérive en fréquence (et en phase) soit très faible entre deux périodes de stabilisation.

L'allure et le positionnement de cette salve de référence par rapport aux signaux de synchronisation ligne sont donnés à la figure 10-3.




Figure 10-3. Caractéristiques de la salve de référence

Le choix de la fréquence de sous-porteuse de chrominance F_{sp} a été influencé par la recherche de la visibilité minimale du signal de chrominance sur l'image captée par un récepteur N/B. La recherche du meilleur compromis a conduit les concepteurs à fixer la valeur de cette fréquence en fonction de la fréquence image F_i et du quart de la fréquence ligne F_h ce qui les a conduit à la relation [6] :

$$F_{sp} = 1135 (F_h/4) + F_i$$

Le choix du standard de balayage à 625 lignes et 25 images par seconde implique une fréquence de sous-porteuse égale à :

$$F_{sp} = 4\,433\,618,75 \text{ Hz}$$

La précision requise sur cette fréquence varie de ± 1 Hz à ± 5 Hz.

X-4 Principe du codeur PAL

Le codeur PAL a pour mission de produire un signal vidéo unique à partir de divers signaux tels signaux de chrominance (R,V,B), signal de sous-porteuse, signaux de synchronisation et de suppression. Le synoptique du codeur PAL est donné à la figure 10-5. Avec la numérotation des bloc de la figure nous trouvons successivement :

1 - Le circuit de matriçage où sont formés les signaux de modulation E_y , E_v , E_u à partir des signaux primaires E_r , E_v , E_b .

2 - Deux filtres passe-bande qui limitent la bande passante des signaux U et V à 1,3 Mhz.

3 - Une ligne à retard destinée à remettre en phase le signal de luminance avec les signaux de chrominance légèrement décalés par leur passage dans les filtres passe-bande.

4 - Deux circuits modulateurs attaqués par les signaux de chrominance U et V. Leurs fréquences de sous-porteuse sont décalées de 90° par le circuit N°5.

5 - Un déphaseur qui introduit une différence de 90° sur les sous-porteuse de chrominance relatives aux signaux U et V.

6 - Un commutateur électronique actionné par un signal à fréquence ligne divisée par deux. Il permet de produire sur le signal V un déphasage de 180° alterné de ligne à ligne.

7 - Un générateur de signaux de service fournissant le signal d'inversion à la fréquence $F_h/2$ et le signal d'enveloppe de salve délimitant l'intervalle de temps encadrant la salve de référence.

8 - Le mélangeur qui forme le signal vidéocomposite final à partir des des signaux E_y , U modulé, V modulé, et le signal de synchronisation composite.

La mise en oeuvre de l'ensemble de ces fonctions est réalisée chaque fois qu'il est nécessaire de générer un signal vidéocomposite codé PAL à partir des trois composantes R-V-B. Ce problème est résolu de façon typique au sein de nombreux dispositifs vidéo par l'utilisation de circuits intégrés spécialisés.




Figure 10-5. Synoptique du codeur PAL TEA 1002.

X-5 Réalisation du générateur de synchronisation PAL

X-5-1 Présentation du synoptique

La réalisation de notre générateur de signal de synchronisation est grandement facilité par la présence sur le marché de circuits intégrés spécialisés réalisant les fonctions décrites au paragraphe précédent. Nous avons choisi le circuit intégré codeur PAL TEA 1002 de la société RTC.

Le synoptique de notre générateur est donné à la figure 10-6.




Figure 10-6. Synoptique du codeur PAL

- Le TEA 1002 reçoit divers signaux de service :
- Le signal de synchronisation composite sur sa broche 5.
 - Le signal de suppression composite sur sa broche 18.
 - Le signal à la fréquence $f_H/2$ sur sa broche 12.
 - Le signal d'enveloppe de salve sur sa broche 15.
 - Les entrées recevant normalement les trois composantes R, V, B ne sont pas exploitées (mise à la masse).

En outre, trois composants supplémentaires doivent être connectés au TEA 1002 :

1°) Un quartz à la fréquence $F_q = 2.F_{sp} = 8,867238$ Mhz nécessaire à l'oscillateur interne.

2°) Une ligne à retard de valeur imposée (330 ns).

3°) Un circuit résonnant à la fréquence F_{sp} .

Le signal de synchronisation codé PAL disponible sur la broche 8 est dirigé sur un étage d'adaptation d'impédance et de niveau de sortie.

X-5-2 Réalisation

Le circuit TEA 1002 reçoit sur sa broche d'alimentation une tension nominale de 12 volts si bien que toutes les broches d'entrée/sortie sont compatibles avec les niveaux de tension de la famille CMOS. La mise en oeuvre de ce circuit ne pose pas de problème particulier et conduit au schéma N°10 de la schémathèque. Nous donnons ci-dessous le détail des sous-ensembles utilisés.

La réalisation du signal à fréquence $F_h/2$ fait appel à une simple bascule D de type 4013 montée en diviseur de fréquence par deux.

La réalisation du signal d'enveloppe de salve nécessite un double monostable de type 4528 déclenché par le signal de suppression ligne. Le positionnement de ce signal d'enveloppe par rapport aux signaux de synchronisation et de suppression ligne s'effectue en conformité avec le chronogramme présenté à la figure 10-7.




Figure 10-7. Positionnement de l'enveloppe de salve

La réalisation du circuit résonnant centré sur la fréquence de 4,43 Mhz fait appel à une self L à noyau de ferrite montée en parallèle sur une capacité C de faible valeur. La constante de temps LC est calculée en fonction de la fréquence Fsp par la formule :

$$F_{sp} = \frac{1}{2\pi \sqrt{LC}}$$

Ce qui donne : $LC = \frac{1}{4\pi^2 F_{sp}^2}$

Le choix d'une self de 10 µH implique une capacité C de l'ordre de 130 pF.

L'étage de sortie, adaptateur d'impédance, est bâti autour d'un transistor 2N 2369 monté en collecteur commun.

Le schéma d'ensemble résumant la mise en oeuvre de la fonction de codage est donné en N°11 de la schémathèque.

X-5-3 Réglages et résultats

Le réglage rigoureux du codeur PAL aurait fait appel à une instrumentation dont ne disposait pas le laboratoire (vecteurscope Philips PM 5567). Nous avons utilisé des moyens classiques pour le réglage extrêmement délicat de la fréquence de sous-porteuse. Nous avons vérifié visuellement le résultat de ces réglages en injectant à l'entrée du codeur les signaux issus de la mire de couleur. La caméra Sony M3 particulièrement exigeante quant à la précision de la fréquence Fsp a refusé notre signal en synchronisation externe. Un quartz de meilleure qualité et de précision garantie devrait remédier à cet inconvénient.

CONCLUSION

Avant de présenter nos conclusions nous rappelons brièvement notre objectif initial qui était de doter le synthétiseur d'images GETRIS d'un ensemble opérationnel d'acquisition vidéo en vue du mélange d'images de synthèse et d'images vidéo.

Nous avons effectivement pourvu GETRIS d'un tel ensemble comportant deux caméras et d'une carte électronique d'acquisition vidéo. Cette dernière rassemble plusieurs modules dont certains sont optionnels.

Le choix des caméras nous a contraint à une incursion dans le monde très spécialisé de la vidéo. Les besoins en documentation technique nécessaire à nos premières études ont été difficilement satisfaits (faible diffusion souvent réservée aux abonnés professionnels).

Le traitement du signal vidéo, fourni par les caméras, est pris en charge par les modules de conversion organisés autour d'amplificateurs vidéo et de convertisseurs analogique/numérique rapides. Ceci nous a permis de nous familiariser avec des techniques bien différentes de celles que nous pratiquons habituellement (micro-informatique).


Les problèmes relatifs à l'asservissement de GETRIS sur un système maître sont résolus par le module de synchronisation externe comportant un asservissement ligne doublé d'un asservissement trame. La mise au point relativement longue de ce module nous a conduit à entreprendre parallèlement la réalisation d'une maquette de test se substituant à GETRIS. L'incrûstination de caractères alphanumériques réalisée grâce à cette maquette nous a permis de vérifier le bon fonctionnement du module et de produire un exemple simpliste mais suffisant de mélange d'images.

Le générateur de signaux vidéo réalisé au début de nos travaux s'est révélé un outil utile et pratique lors de la mise au point des modules de conversion. Le générateur de signaux de synchronisation normalisés est considéré comme optionnel car lié à l'achat de la caméra couleur SONY M3. Bien que notre réalisation soit insuffisante pour asservir correctement cette caméra, nous ne regrettons pas cette étude qui nous a permis de faire connaissance avec les systèmes de codage de signaux vidéo couleur. Nous avons abordé là un domaine qui nous était peu familier.


Bien qu'opérationnelle la carte d'acquisition doit encore subir quelques améliorations qui lui permettront d'accéder au stade de l'industrialisation projetée par la société GETRIS-IMAGE. L'arrivée de cet ensemble d'acquisition doit en principe satisfaire les espérances de certains clients potentiels du secteur de l'architecture et de la création publicitaire.


Nous nous félicitons quant à nous de clore notre formation permanente en électronique par la réalisation d'un projet axé sur le domaine de l'imagerie vidéo-informatique. Les contacts que nous avons pu établir avec les professionnels de la vidéo d'une part et d'autre part avec les chercheurs de l'équipe de F. Martinez se sont révélés fructueux et prometteurs. Ces spécialistes n'étant dépourvus ni d'enthousiasme ni d'idées neuves il semble difficile, à leur contact, d'échapper à la "contagion". Aussi nous considérons ce mémoire non comme une fin en soit mais plutôt comme le point de départ de nombreux projets en informatique graphique.

SCHEMATHEQUE



N°1
Amplificateur vidéo à deux étages
MODULE DE CONVERSION N/B







T1 = T3 = 2N 2369
T2 = 2N 2905

N° 3


Etage d'extraction du signal de synch.
MODULE DE CONVERSION N/B





N°5

Conversion A/N sur 4 bits
MODULE DE CONVERSION COULEUR



Syntheser
Borne
externe

Asservissement ligne
Synthèse du signal d'horloge HCLK
MODULE DE SYNCHRONISATION EXTERNE

N°6

74LS221

74LS32


74LS74

74S08

74LS86

74LS221


74LS08




N°7

Asservissement trame

MODULE DE SYNCHRONISATION EXTERNE






N°9 Générateur de signaux vidéo

Sortie synchronisée codée P.A.L.
(3V pàp)

Sortie synchronisée codée P.A.L.
(1V pàp)

DL = 330 nS ($t_e = z_s = 1K$)
 $f\phi = 8,867238$ MHz
 IC1 = TEA 1002 (RTC)
 IC2 = MC 14013
 IC3 = MC 14528
 IC4 = MC 14584



Suppression C.
 "0" sur 12PS
 "1" sur 52PS
 "C nOS"

Synchro. C.
 (<0> "TTL"

Générateur de signaux de
synchronisation normalisés

N°10

ANNEXE N°1

CAMERAS VIDEO MONOCHROMES - Tableau comparatif

Fabricants	Models	Capt.	Synch. externe	Déf. V.H	Eclair. mini.	P.U. Frs
AATON	Paluche	T	O	500.666	0,1	35
PANASONIC	XV 1550	T	O	485.600	0,3	---
PANASONIC	WV 1850	T	O	600.800	0,1	17,5
HITACHI	KP 120	C	O	190.240	10	---
JAVELIN	JE 2152	C	O	485.384	30	16
THOMSON	TH 1200	T	O	600.800	---	---
SONY	AVC 3200	T	O	400.533	---	---

Légende

T = caméra à tube

C = caméra à capteur C.C.D.

Eclair. mini. = éclairage minimal sur la face
avant du tube en lux

P.U. = prix unitaire hors-taxes en francs français
fin 1984

ANNEXE N°2

CAMERAS VIDEO COULEUR - Tableau comparatif

Fabricants Models		Capt. SYN.		Définition V.H	Codage	PU HT KFrS
SONY	DXC M3	T	O	650.866	P	70
SONY	DX M3 AP	T	O	750.1000	P	80
SONY	DXC 1820	M	N	300.400	P	26
JVC	KY 1900 E	T	O	500.666	P	36
JVC	BY 1100	T	O	600.800	P	43
HITACHI	VKC 2000	C	N	260.346	S	0,8
JAVELIN	JE 3142	C	O	300.400	P	27,5

Légende

- T = caméra tritubes
- M = caméra monotube
- C = caméra à matrice C.C.D.
- S = codage SECAM
- P = codage PAL
- O = synchronisation externe possible
- N = pas de synchronisation externe

TABLE DES PHOTOGRAPHIES

Photo N°1 Vue d'ensemble de GETRIS.



Photo N°2 Carte d'acquisition vidéo




Photo N°3. Carte du module de synchro. externe et de la
maquette de test.




Photo N°4 Générateur de mires vidéo et moniteur couleur.





Photo N°5 Incrustation de caractères sur image vidéo.



Photo N°6 Caméra couleur SONY M3



Version reportage

BIBLIOGRAPHIE

- [1] MARTINEZ F. Vers une approche systématique de la synthèse d'image
Thèse d'Etat - I.N.P.G. 1982
- [2] NUNES FERREIRA F. Conception et réalisation d'un système interactif pour la synthèse d'images
Thèse I.N.P.G. de Docteur Ingénieur
Grenoble 1981
- [3] BOULLE P. Etude et réalisation d'algorithmes pour la visualisation de scènes de facettes planes
Thèse I.N.P.G. de Docteur Ingénieur
Grenoble 1980
- [4] MARTINEZ F. Vers une architecture banalisée des synthétiseurs d'images
Premier Colloque Image 1984
Institut IMAG, Laboratoire ARTEMIS
- [5] CARRASCO Cours fondamental de T.V.
Editions Radio-Paris
- [6] GOUSSOT L La télévision monochrome et en couleur
Editions Eyrolles
- [7] Auteur anonyme C.C.D. La prise de vue semiconducteur
Fairchild Division Semiconductor Paris
- [8] BLAMOUTIER M. Tubes et dispositifs de prise de vue
L'Onde Electrique Fasc.11, déc. 1972
- [9] WEIMER P.K. From camera tubes to solid-state-sensors
RCA review, vol. 36, Sept. 1975

- [10] CHARRAS J-P Système interactif d'acquisition et de
et de traitement d'images
Thèse I.N.P.G. de Docteur Ingénieur 1980
- [11] GOLDING L.S. Frequency interleaved sampling of a
color TV signal
IEEE vol.19, N°6, Dec. 1971
- [12] GUYOT L. Les Vidicons
L'Onde Electrique N°470
- [13] Tubes de prises de vue
Manuel Technique TP 2 de R.T.C. 1983
- [14] CHAUMONT J-M Traitement numérique du signal vidéo
Electronique industrielle N°52 Mai 1983
- [15] WILLIARD K. Vidéo digitizing
Electronic Design January 22, 1981
- [16] NASS D. La numérisation des images TV
La Recherche N° 144, Mai 1983
- [17] LEMAITRE R Convertisseurs de données rapides
Rapport d'examen probatoire du C.N.A.M. 1983
- [18] Auteur anonyme Une place grandissante pour les
convertisseurs monolithiques
Electronique Industrielle Supplément N°48, Mars 1983
- [19] DAMAYE R. Amplificateurs opérationnels
Editions Radio 1972
- [20] Auteur anonyme Test dynamique des convertisseurs A/N
Toute l'Electronique N° 473, Avril 1982
- [21] NEAL J. SURBER J. Amélioration des performances des
convertisseurs A/N
Toute l'Electronique N°497, 1984

- [22] BLANCHARD A. Technique des boucles d'asservissement de phases
Cours Ecole sup. d'électricité de Paris 1975
- [23] MILLS T. Boucle à verrouillage de phase intégrée
Note d'application AN 46 de N.S.
- [24] GAZIN J-F Filtres actifs
Manuel d'application SESCOSEM (Tome 3)
- [25] VOVELLE P. Oscillateur à fréquence contrôlée
L'Onde Electrique Janvier 1966
- [26] GARDNER F. Phaselock Technic
John Willey et Sons, 1966
- [27] de CARFORT F. Asservissements linéaires continus
FOULARD C. Dunod Université
CALVET J.
- [28] DELAUNE J. MTTL and MECL Avionics Digital Frequency Synthetizer
Note d'application Motorola AN 532 A
- [29] MATHERAT P. Vers un contrôleur d'écran graphique VLSI
Technologie et sciences de l'informatique
Vol. 3, N°2, 1984
- [30] Note d'application NA 002A EFCIS, GDP EF 9365
- [31] LAMBINET P. Coprocasseur graphique
REY C. Mini-Micro N°138, page 41
- [32] CHIBANE K. Rapport de DEA Génie informatique
INPG - 1983