

Système permettant de simuler et de contrôler les signaux émis par une chambre de projection temporelle Antoine Junique,

▶ To cite this version:

Antoine Junique,. Système permettant de simuler et de contrôler les signaux émis par une chambre de projection temporelle. Automatique / Robotique. 2012. dumas-01086455

HAL Id: dumas-01086455 https://dumas.ccsd.cnrs.fr/dumas-01086455

Submitted on 24 Nov 2014

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



CONSERVATOIRE NATIONAL DES ARTS ET METIERS

CENTRE REGIONAL ASSOCIE DU BASSIN LEMANIQUE

MEMOIRE

présenté en vue d'obtenir

le DIPLOME D'INGENIEUR CNAM

SPECIALITE : Electronique-Automatique

OPTION : Automatique

par

Antoine JUNIQUE

Système permettant de simuler et de contrôler les signaux émis par une chambre de projection temporelle.

Soutenu le 04 mai 2012

JURY

PRESIDENT : M. Pierre CHANTRE

MEMBRES : M. Jean ROZINOER M. Patrick PERRARD M. Luciano MUSA M. Philippe FARTHOUAT

Remerciements

Ces travaux ont été réalisés au Conseil Européen pour la Recherche Nucléaire (CERN) à Genève, dans le département de physique au sein du groupe de support électronique pour les détecteurs de particules.

Je remercie sincèrement Monsieur Luciano Musa, coordinateur technique de la TPC de l'expérience ALICE, de m'avoir accordé le temps nécessaire à la réalisation de ce mémoire.

Je tiens à remercier Monsieur Philippe Farthouat, chef de la section de l'électronique frontale du département de physique du CERN, de m'avoir permis de mener à bien ce travail.

Je tiens à remercier Monsieur Jean Rozinoer, mon tuteur au CNAM, qui a supervisé mon travail.

Je tiens à remercier Monsieur Attiq Ur Rehman et Monsieur Mat Noy pour leur aide précieuse et les conseils qu'ils m'ont prodigués tout au long de ce travail.

D'une manière générale, je remercie tous ceux qui ont bien voulu porter un œil critique à mon travail.

Enfin, je voudrais exprimer toute ma reconnaissance à ma famille et tout particulièrement à mon épouse, pour n'avoir cessé de m'encourager durant ces années de formation et qui a montré une grande patience tout au long de mon parcours au CNAM.

Liste des abréviations

ALICE	: A Large Ion Colider Experiment.
ALTRO	: ALice Tpc ReadOut chip.
ASIC	: Application-Specific Integrated Circuit.
ATLAS	: A Toroidal L.H.C. ApparatuS.
CAN	: Convertisseur Analogique Numérique.
CERN	: Conseil Européen pour la Recherche Nucléaire.
CLB	: Configurable Logic Block.
CMS	: Compact Muon Solenoid.
CNA	: Convertisseur Numérique Analogique.
CPU	: Central Processing Unit
CRC	: Cyclic Redundancy Code.
CSA	: Charge Sensitive Amplifier.
DAO	: Data Acquisition.
DCM	: Digital Clock Manager.
DCS	: Data Control System.
DSP	: Digital Signal Processor.
EEPROM	: Electrically-Erasable Programmable Read-Only Memory.
FEC	: Front End Card, carte de lecture frontale.
FEE	: Front End Electronic.
FPGA	: Field-Programmable Gate Array.
FWHM	: Full Width at Half Maximum.
GTL	: Gunning Transceiver Logic
I2C	: Inter Integrated Circuit.
ID	: IDentifier.
IOB	: Input / Output Blocks.
JTAG	: Joint Test Action Group.
LHC	: Large Hadrons Colider.
LLC	: Logiciel Link Control.
LVCMOS	: Low Voltage Complementary Metal Oxide Semiconductor.
MAC	: Medium Access Control.
MWPC	: Multi Wire Proportoinnal Chamber.
NRZ	: Non Return to Zero.
OSI	: Open Systems Interconnection.
PASA	: Pre-Amplifier Shaping Amplifier.
RAM	: Random Access Memory.
RCU	: Read Control Unit.
ROM	: Read-Only Memory.
RS232	: Recommended Standard 232
SIU	: Source Interface Unit.
SOF	: Start Of Frame.
SPI	: Serial Peripheral Interface.
TPC	: Time Projection Chamber.
UVPROM	: Ultra Violet Programmable Read Only Memory.
VHDL	: VHSIC High level Description Language.

Glossaire

<u>Atome</u> : (du grec $\alpha \tau o \mu o \varsigma$, atomos, " que l'on ne peut diviser ") est la plus petite partie d'un corps simple pouvant se combiner chimiquement avec une autre. Il est généralement constitué d'un noyau composé de protons et de neutrons autour desquels orbitent des électrons. Sa taille caractéristique est de l'ordre du dixième de nanomètre (nm), soit 10⁻¹⁰ m.

Big Bang : Le Big Bang désigne l'époque dense et chaude qu'a connue l'univers il y a environ 13,7 milliards d'années, ainsi que des modèles cosmologiques qui la décrivent, sans que cela préjuge de l'existence d'un " instant initial " ou d'un commencement à son histoire.

<u>Electron</u> : L'électron est une particule de la famille des leptons, et possédant une charge élémentaire de signe négatif. C'est un des composants de l'atome.

<u>Fermion</u> : Les fermions sont des particules à spin demi-entier (c'est-à-dire multiple de $\frac{1}{2}$) : l'électron, le muon, le neutrino et les quarks sont des fermions.

<u>Gluon</u> : Le gluon est le boson responsable de l'interaction forte. Les gluons confinent les quarks, ce qui permet l'existence des protons et des neutrons, ainsi que des autres hadrons.

Ion : ce sont des atomes privés de tout ou partie de leurs électrons.

<u>Kapton</u> : Le Kapton est un film de polyimide (polymère à base d'imide) développé par DuPont qui peut rester stable dans une plage étendue de température, de -269 °C à 400 °C.

Lepton : Un lepton est une particule élémentaire qui n'est sensible qu'à l'interaction électrofaible et à la gravitation. La famille des leptons est constituée des électrons, des muons, des tauons, de leurs neutrinos respectifs.

<u>Profibus</u> : Profibus est le nom d'un type de bus de terrain inventé par Siemens et devenu peu à peu une norme de communication dans le monde de l'industrie.

<u>Neutron</u> : Le neutron est une particule subatomique. Comme son nom l'indique, le neutron est neutre et n'a donc pas de charge (ni positive, ni négative). Les neutrons, avec les protons, sont les constituants du noyau de l'atome.

<u>**Plasma**</u> : En physique, le **plasma** décrit un état de la matière constitué de particules chargées (d'ions et d'électrons).

<u>**Plasma Quark Gluons</u>**: Le plasma de quarks et gluons est un état de la chromodynamique quantique qui existe à des températures et/ou des densités extrêmement élevés. Cet état consiste en une « soupe » de quarks et gluons presque libres.</u>

<u>**Proton**</u>: Le proton est une particule subatomique portant une charge électrique de $1,602 \times 10^{-19}$ coulombs. Les noyaux des atomes sont composés de neutrons et de protons maintenus ensemble par la force forte.

<u>**Quark**</u>: Les **quarks** sont des fermions que la théorie du modèle standard décrit, en compagnie de la famille des leptons, comme les constituants élémentaires de la matière.

Worldfip : World Fieldbus Industrial Protocol ou Monde Flux Information Process. Le protocole Worldfip est un réseau de terrain qui a été conçu pour assurer les liaisons entre des capteurs ou des actionneurs et des systèmes d'automatisme.

board controler	: contrôleur de carte
field cage	: Cage de champ.
gating grid	: Grille de blocage ou grille porte.
inner field cage	: Partie interne de la cage de champ.
outer field cage	: Partie externe de la cage de champ.
pad	: Damier.
pad plane	: Plan de lecture par "pads", que l'on peu aussi traduire par « cases de lecture ».
Pile up	: Empilement.
Switch	: Interrupteur analogique commandé par une tension.
Trigger	: Déclencheur, Gâchette.

Table des matières

Soutenu le 04 mai 2012	1
Remerciements	2
Liste des abréviations	3
Glossaire	4
Note au lecteur :	8
Introduction	9
Chapitre 1 Rôle de l'électronique frontale	. 11
1.1 Physique de l'expérience ALICE	. 12
1.1.1 Le CERN [1]	. 12
1.1.2 Physique des ions lourds [2]	. 13
1.1.3 Le LHC et l'expérience ALICE [3]	. 14
1.2 La Chambre de Projection Temporelle, TPC (Time Projection Chamber) [4]	. 17
1.2.1 Principe de fonctionnement de la TPC	. 18
1.2.2 Le volume de dérive	. 18
1.2.3 Les chambres de lecture, MWPC (Multi Wires Proportionnal Chamber)	. 19
1.2.4 Electronique de lecture	. 21
1.2.4.1 L'électronique frontale, FEE (Front End Electronics)	. 21
1.2.4.2 Le PASA [5]	. 24
1.2.4.3 L'ALTRO, ALice Tpc ReadOut chip [6]	. 27
1.2.4.4 Carte de lecture frontale, FEC (Front End Card) [7]	. 29
1.2.4.5 La carte RCU, Read Control Unit [8]	. 30
1.3 Conclusion	. 31
Chapitre 2 Problème posé et cahier des charges	. 32
2.1 Motivations	. 33
2.2 Cahier des charges	. 33
2.3 Organisation du projet	. 35
Chapitre 3 Etude et conception du générateur d'impulsion	. 36
3.1 Partie analogique du système	. 37
3.1.1 Principe pour générer une impulsion	. 37
3.1.1.1 Utilisation directe de la sortie d'un CNA	. 40
3.1.1.2 Pulse généré par un Switch	. 41
3.1.1.3 Pulse généré par un écrêteur à diode [9] [10]	. 42
3.1.1.4 Pulse généré à l'aide d'un atténuateur	. 44
3.1.2 Contrôle de l'amplitude	. 45
3.1.3 Architecture finale d'un canal de sortie	. 45
3.2 Partie numérique du système, logique embarquée	. 46
3.2.1 Introduction	. 46
3.2.2 Choix du système	. 47
3.2.2.1 Les microcontrôleurs	. 47
3.2.2.2 Les microprocesseurs	. 49
3.2.2.3 Les FPGA	. 50
3.2.3 Logique interne	. 52
3.2.4 Donnees de configuration	. 54
3.2.5 Conclusion	. 33
3.3 I ransmission des donnees	. 56
5.5.1 Introduction	. 36

3.3.2 C	hoix d'un bus de terrain	56
3.3.2	2.1 Les différentes possibilités utilisées au CERN	57
3.3.2	2.2 Le BUS CAN [11] [12]	58
3.3.3 N	Iise en place du réseau bus CAN	61
3.3.3	0.1 Carte d'interface pour le PC	61
3.3.3	2.2 Medium de transmission	61
3.3.3	3.3 Implantation sur les cartes d'impulsion	61
3.3.3	3.4 Architecture du réseau	64
3.3.3	5.5 Estimation du débit du réseau	66
3.3.3	6.6 Identification des nœuds du réseau	68
3.3.3	3.7 Construction d'une trame de données	69
3.4 Poste	de supervision, Labview	70
3.5 Circu	it imprimé et calibration	72
3.5.1 C	Circuit imprimé prototype du générateur d'impulsion	72
3.5.2 C	Calibration de la carte d'impulsion	73
3.6 Conc	lusion	75
Chapitre 4	Résultats	
4.1 Pulse	à la sortie de l'atténuateur	77
4.2 Record	nstruction et analyse du pulse par l'électronique frontale	80
4.2.1	.1 Visualisation des données	80
4.2.1	.2 Comparaison des données avec la courbe théorique	81
4.2.1	.3 Calcul du bruit	83
4.3 Résea	au BUS CAN	86
4.4 Conc	lusion	88
Conclusion.		89
Bibliographie		91
Table des an	nexes	92
Annexe 1	La TPC de l'expérience ALICE	93
Annexe 2	Volume de dérive de la TPC	94
Annexe 3	Electrode centrale	95
Annexe 4	Vue intérieure de la TPC	96
Annexe 5	Pad plane	97
Annexe 6	Surface interne d'une chambre à fils	98
Annexe 7	Connexion des FEC sur les chambres de lecture	99
Annexe 8	Carte d'impulsions	100
Annexe 9	Connexion des différents modules du bus CAN	101
Annexe 10	Schéma électronique d'un étage de sortie de la carte d'impulsion	102
Liste des fig	ures	103
Liste des tableaux		106
Résumé		107
Summary		108



Note au lecteur :

L'expérience ALICE, dont la chambre de projection temporelle (TPC) est l'un des principaux constituants, est le résultat d'une collaboration internationale regroupant plus de 80 pays à travers le monde. De ce fait, la langue commune utilisée est l'anglais. Il en résulte qu'un grand nombre de termes sont d'origine anglo-saxonne. Afin de rester cohérent, et parce qu'il n'est pas toujours possible de donner une traduction simple, j'ai donc conservé un certain nombre de sigles et de mots n'appartenant pas à la langue française. Ces termes seront écrits en italique et leur sens sera donné lors de leur première utilisation.



Introduction

Quelle que soit la direction dans laquelle nous regardons, l'univers étale toute son immensité. Aujourd'hui, il faut des milliards d'années à la lumière pour le traverser, mais d'après les physiciens, cela n'a pas toujours été le cas. Il y a 15 milliards d'années, l'univers était extrêmement concentré, il tenait dans un volume inférieur à celui d'un atome. Puis, très rapidement (en quelques millionièmes de secondes), juste après le début de son expansion, l'univers aurait formé une soupe primordiale appelée plasma de quarks et de gluons. L'existence de cette soupe ne sera qu'éphémère et évoluera pour former les composés qui constituent notre univers actuel. Cependant, l'étude de cet état primordial de la matière est l'une des clés de l'énigme de la formation de l'univers.

Pour étudier le plasma de quarks et de gluons en laboratoire, il a été nécessaire de construire de nouveaux accélérateurs, permettant de provoquer des collisions d'ions à de très hautes énergies, jamais atteintes auparavant. A cela s'ajoutent de nouveaux détecteurs plus rapides et plus sensibles que ceux déjà en service.

L'expérience ALICE (A Large Ion Collider Experiment) du grand collisionneur de hadron (LHC) au CERN (Conseil Européen pour la Recherche Nucléaire), fait partie de cette nouvelle génération de détecteurs et a été spécialement optimisée pour l'étude du plasma de quarks et de gluons. Un de ces principaux sous-détecteurs est la chambre de projection temporelle ou TPC (Time Projection Chamber). Ce détecteur permet d'enregistrer la trajectoire des particules issues des collisions entre les ions accélérés par le LHC. Pour cela, la TPC est équipée d'un système électronique permettant d'amplifier, numériser et transférer les signaux électriques induits par les traces laissées par les particules dans le détecteur. Ces données seront ensuite analysées pour déterminer la nature de chaque particule.

Bien que la TPC soit déjà en exploitation, il est en permanence nécessaire d'apporter des modifications au système de contrôle et au système de traitement des données du détecteur pour corriger et améliorer ses performances. Dans l'état actuel, les opérateurs n'ont aucun contrôle sur les signaux émis par le détecteur. Ces signaux sont le fruit de collisions entre particules ou le fruit du passage de rayons cosmiques au travers du détecteur et sont dans les deux cas complètement aléatoires. L'écriture des algorithmes de traitement et d'analyse de données ne repose donc que sur des simulations ou des données issues de détecteurs précédents. Afin d'améliorer le nouveau système il faut s'affranchir du détecteur



lui-même tout en travaillant dans les conditions les plus proches de la réalité, c'est-à-dire utiliser toute la chaine de l'électronique d'acquisition. Le nouveau système ainsi développé permettra de créer artificiellement des trajectoires ou des motifs analogiques connus qui seront traités par le système d'acquisition complet. La connaissance exacte des informations envoyées à l'électronique frontale permettra de les comparer aux données traitées par le système d'acquisition et ainsi améliorer les algorithmes de traitement du signal. Le travail qui est présenté dans ce mémoire concerne l'étude, la conception et les tests d'un système permettant de simuler et de contrôler les signaux produits par la TPC.

Ce document est composé de quatre parties.

Le chapitre 1 présente brièvement le CERN et son complexe d'accélérateurs ainsi qu'une courte description du programme de physique envisagé pour les prochaines années. Suit une description du LHC et de son lien avec l'expérience ALICE. Enfin, une description plus détaillée de la TPC et de son électronique frontale est présentée afin de mieux comprendre les choix techniques qui ont été faits dans la suite du mémoire.

Le chapitre 2 présente les motivations qui ont conduit à cette étude, le cahier des charges ainsi que l'organisation du projet.

Le chapitre 3 est consacré à l'étude des différentes solutions qui ont été envisagées ainsi que leurs validations pour concrétiser ce projet. Ce chapitre se divise en cinq parties, chacune décrivant une des fonctions principales du projet.

Enfin, le chapitre 4 présente les résultats des tests effectués sur le prototype d'une carte d'impulsion.



Chapitre 1 Rôle de l'électronique frontale

Le premier chapitre se compose de 2 parties. La première partie présente brièvement le CERN et la place de l'expérience ALICE au cœur du complexe des accélérateurs de particules du CERN.

La deuxième partie présente la TPC de l'expérience ALICE, son principe de fonctionnement ainsi que celui de l'électronique qui lui est associée.



1.1 Physique de l'expérience ALICE

1.1.1 Le CERN [1]



Figure 1-1 Site du CERN, à cheval sur la frontière franco-suisse.

Le CERN (Figure 1-1), Conseil Européen pour la Recherche Nucléaire, est l'un des plus grands et des plus prestigieux laboratoires scientifiques du monde. Il a pour vocation la physique fondamentale, la découverte des constituants et des lois de l'Univers. Il utilise des instruments scientifiques très complexes pour sonder les constituants ultimes de la matière : les particules fondamentales. En étudiant ce qui se passe lorsque ces particules entrent en collision, les physiciens appréhendent les lois de la Nature.

Les instruments qu'utilise le CERN sont des accélérateurs et des détecteurs de particules. Les accélérateurs portent des faisceaux de particules à des énergies élevées pour les faire entrer en collision avec d'autres faisceaux ou avec des cibles fixes. Les détecteurs, eux, observent et enregistrent le résultat de ces collisions.



Fondé en 1954, le CERN est situé de part et d'autre de la frontière franco-suisse, près de Genève. Il a été l'une des premières organisations à l'échelle européenne et compte aujourd'hui vingt états membres.

1.1.2 Physique des ions lourds [2]

Avec le programme ions lourds du LHC, des faisceaux de noyaux lourds (« ions ») entreront en collision à des énergies jusqu'à trente fois supérieures à celles jamais atteintes auparavant dans le cadre d'expériences en laboratoire. Dans ces collisions d'ions lourds, la matière est portée à une température plus de cent mille fois supérieure à celle qui règne au centre du Soleil, recréant ainsi les conditions qui prévalaient quelques microsecondes après le Big Bang. Les physiciens espèrent ainsi que les protons et les neutrons « fondront », libérant les quarks de l'emprise des gluons et créant un état de la matière appelé plasma de quarks et de gluons. Cet état a probablement existé juste après le Big Bang, lorsque l'Univers était encore extrêmement chaud. L'objectif du programme ions lourds du LHC est de produire cette matière à des températures et des densités jamais atteintes en laboratoire et d'étudier en détail ses propriétés. On pourrait alors obtenir de nouveaux enseignements essentiels sur la nature de l'interaction forte entre les particules fondamentales.

L'interaction forte est la force fondamentale qui lie des particules élémentaires de la nature appelées quarks pour former des objets plus grands comme les protons et les neutrons, constituants de base des éléments atomiques. On connait bien à présent le mécanisme par lequel les particules élémentaires porteuses de l'interaction forte, les gluons, lient les quarks pour former les protons et les neutrons. Deux aspects de l'interaction forte restent toutefois particulièrement troublants.

Premièrement, aucun quark n'a jamais été observé isolément : il semble que les quarks et les gluons soient confinés en permanence dans des particules composites, telles que les protons et les neutrons. Deuxièmement, les protons et les neutrons contiennent trois quarks, mais la masse de ces trois quarks ne représente qu'un pour cent de la masse totale d'un proton ou d'un neutron. Donc, si le mécanisme de Higgs pourrait expliquer la masse de chacun des quarks, il ne peut justifier l'essentiel de la masse de la matière ordinaire.

Selon la théorie actuelle des interactions fortes, appelée chromodynamique quantique, à des températures très élevées, les quarks et les gluons ne sont plus confinés et se déplacent



librement dans un nouvel état de la matière connu sous le nom de plasma quark-gluon. Toujours selon cette théorie, à la même température, le mécanisme qui donne aux particules composites l'essentiel de leur masse cesse d'agir.

Dans le programme ions lourds du LHC, trois expériences (ALICE, ATLAS et CMS) ont pour objectif de produire et d'étudier cette phase extrême de la matière à haute température et d'éclairer sous un nouveau jour la question de savoir comment s'est formée l'essentiel de la masse de la matière visible de l'Univers dans les premières secondes qui ont suivi le Big Bang.

1.1.3 Le LHC et l'expérience ALICE [3]



Figure 1-2 Vue du LHC et des puits expérimentaux

Le LHC (voir Figure 1-2), l'accélérateur de particules le plus grand et le plus puissant du monde, est le dernier maillon du complexe d'accélérateurs du CERN. Il consiste en un anneau de 27 km de circonférence formé d'aimants supraconducteurs et de structures accélératrices qui augmentent l'énergie des particules qui y circulent. A l'intérieur de l'accélérateur, deux faisceaux de particules circulent à des énergies très élevées et à une



vitesse proche de celle de la lumière avant de rentrer en collision l'un avec l'autre. Les faisceaux circulent en sens opposé, dans des tubes distincts placés sous un vide très poussé (ultravide). Ils sont guidés le long de l'anneau de l'accélérateur par un puissant champ magnétique, généré par des électroaimants supraconducteurs. Ces derniers sont composés de bobines d'un câble électrique spécial fonctionnant à l'état supraconducteur, c'est-à-dire conduisant l'électricité sans résistance ni perte d'énergie. Pour cela, les aimants doivent être refroidis à -271°C, une température plus froide que celle de l'espace intersidéral. C'est la raison pour laquelle une grande partie de l'accélérateur est reliée à un système de distribution d'hélium liquide qui refroidit les aimants ainsi que d'autres systèmes annexes.

Des milliers d'aimants de types et de tailles différents sont utilisés pour diriger les faisceaux le long de l'accélérateur. Parmi eux, les aimants principaux, dont 1234 aimants dipolaires de 15 m de long utilisés pour courber la trajectoire des faisceaux, et 392 aimants quadripolaires de 5 à 7 m de long qui concentrent les faisceaux. Juste avant la collision, un autre type d'aimant est utilisé pour "coller" les particules les unes aux autres, de façon à augmenter les probabilités d'une collision. Ces particules sont si minuscules que les faire entrer en collision revient à lancer deux aiguilles éloignées de 10 km, l'une contre l'autre !



Figure 1-3 L'expérience ALICE

CERN

Antoine JUNIQUE

L'expérience ALICE (A Large Ion Collider Experiment), qui est représentée sur la Figure 1-3, est l'expérience dédiée à l'étude des collisions d'ions lourds ultra-relativistes ; elle est implantée dans l'ancien puits de l'expérience L3, dans l'I.P.2 (voir Figure 1-2). Sa capacité à détecter la plupart des hadrons, leptons et photons permettra d'étudier un large champ de la physique nucléaire des ions lourds ultra-relativistes et d'accéder à la majeure partie des signatures prédites du plasma de quarks et de gluons.

Avec une masse de 10000 tonnes, 16 m de hauteur sur 26 m de longueur, ALICE est un détecteur gigantesque et extrêmement complexe ; Il est composé de 18 sous-détecteurs qui pistent et identifient les dizaines de milliers de particules produites dans chaque collision d'ions lourds.

Pour enregistrer jusqu'à 8000 collisions par seconde, le détecteur ALICE est composé de technologies ultramodernes :

• des systèmes de haute précision pour la détection et le suivi des particules ;

• des systèmes ultra-miniaturisés pour le traitement des signaux électroniques ;

• une distribution mondiale des ressources informatiques pour l'analyse des données (GRID).

Une collaboration de plus de 1000 scientifiques représentant 94 instituts et 28 pays travaille sur l'expérience ALICE (mars 2006).



1.2 La Chambre de Projection Temporelle, TPC (Time Projection Chamber) [4]



Figure 1-4 La TPC d'ALICE

La TPC¹ d'ALICE est formée par l'imbrication de deux cylindres, comme le montre la Figure 1-4, dont l'axe est aligné avec le faisceau de particules du LHC et est parallèle au champ magnétique du solénoïde de l'expérience ALICE. La partie active du volume² a un rayon interne de 0,85 m, un rayon externe de 2,50 m et une longueur de 5 m. Au centre du volume ainsi formé se trouve une électrode³ portée à un potentiel de 100kV qui, avec l'aide d'un réseau diviseur formé de bandelettes métallisées⁴, se trouvant sur la surface interne (*inner field cage*) du grand cylindre et sur la surface externe (*outer field cage*) du petit cylindre, produit un champ électrique de 400 v/cm. L'ensemble de cette partie du détecteur est aussi appelé cage de champ (*field cage*). Le détecteur est rempli d'un mélange gazeux à la pression atmosphérique, composé de néon, de gaz carbonique et d'azote. Sur chacune des deux extrémités se trouvent les chambres de lecture MWPC (Multi Wires Proportionnal Chamber), elles mêmes reliées à l'électronique de lecture.

¹ Voir Annexe 1

² Voir annexe 2

³ Voir Annexe 2

⁴ Voir annexe 4



1.2.1 Principe de fonctionnement de la TPC

La TPC est un détecteur tridimensionnel, capable de fournir un grand nombre d'informations sur la trajectoire d'une particule. Elle peut également donner des informations sur l'énergie perdue par les particules, dE/dx, qui traversent le volume de dérive. La TPC peut être divisée en trois parties:

- Le volume de dérive
- Les chambres de lecture, MWPC
- L'électronique de lecture



1.2.2 Le volume de dérive

Figure 1-5 Schématique du volume de dérive

Lorsqu'une particule traverse le volume de dérive (voir Figure 1-5), elle ionise le gaz tout au long de sa trajectoire, créant ainsi des paires d'électron-ions. Chaque électron primaire créé dérive en direction des MWPC grâce à l'influence du champ électrique. Cette



dérive se fait à vitesse constante, ce qui permet, en mesurant le temps de dérive, de donner la position de la source sur l'axe des Z. Le fort champ magnétique, qui est également appliqué autour de la TPC, permet de réduire la diffusion transversale des électrons primaires.





Figure 1-6 Principe de fonctionnement d'une MWPC

⁵ Voir annexe 6



Comme le montre la Figure 1-6, une surface de cellules de lecture⁶ (*Pad Plane*), placée dans les MWPC, détecte le courant induit par les électrons primaires et transmet l'information à l'électronique de lecture. Cependant, un seul électron ne peut induire assez de courant pour être détecté. Pour cette raison, les MWPC doivent amplifier le signal produit par les électrons primaires. Plus précisément, ce procédé se produit par l'intermédiaire d'un phénomène d'avalanche autour d'un fil d'anode. Ce fil est connecté à la haute tension et produit ainsi localement, un fort champ électrique. Les électrons primaires atteignant les fils d'anode sont multipliés créant de nouvelles paires d'électrons-ions. Les nouveaux électrons sont immédiatement capturés par les fils d'anode alors que les ions positifs dérivent vers les fils de cathode. Un petit nombre d'ions dérive directement vers les *pads*⁷, qui sont aussi des cathodes. Finalement, une petite partie des ions dérive aussi vers la grille de blocage (gating grid) qui empêche les ions de pénétrer dans le volume de dérive et ainsi changer l'uniformité du champ électrique. La position de l'avalanche autour du fil d'anode peut être mesurée en segmentant le pad plane en de plus petites surfaces ou pads. En connaissant la position dépendant du signal induit, le point d'arrivée des électrons peut être déterminé avec précision. En utilisant ces informations, avec le temps de dérive de chaque signal produit par un pad, la TPC peut reconstruire en trois dimensions la trajectoire d'une particule qui la traverse.

La caractéristique et la forme du signal dépendent, pour la plupart du temps, de la composition du gaz, du réglage de la tension des fils d'anode et de la géométrie des MWPC. La vitesse de déplacement des électrons dans le volume de dérive est supérieure à la vitesse de déplacement des ions dans ce même volume. Le signal qui est ainsi produit au niveau de chaque pad se caractérise par un temps de montée très court, quelques pico-secondes, dû au déplacement rapide des électrons, et une longue décroissance du signal, quelques micro secondes, dûe au déplacement beaucoup plus lent des ions.

⁶ voir Annexe 5

⁷ Voir Annexe 5



1.2.4 Electronique de lecture

1.2.4.1 L'électronique frontale, FEE (Front End Electronics)



Figure 1-7 Vue d'ensemble de l'électronique frontale de la TPC D'ALICE

Un canal de lecture peut se décomposer en quatre parties, comme le montre la Figure 1-7.

- Un amplificateur de charge et de mise en forme du signal. (PASA).
- Un convertisseur analogique numérique 10 bits 25 MSPS basse consommation.
- Un circuit numérique de traitement du signal.
- Une mémoire multi-événements.

Le courant qui est collecté par les pads est amplifié puis intégré par un amplificateur. Cet amplificateur est basé sur le principe des amplificateurs de charge suivis par un circuit de mise en forme semi-gaussienne. Cette fonction est réalisée par un circuit développé spécialement pour cette application, le PASA. Celui-ci contient 16 canaux ayant un gain de conversion de 12mV/fC pour une amplitude dynamique en sortie de 2V. Chaque sortie est



différentielle et produit un signal ayant une forme semi-gaussienne avec un temps à mihauteur de la courbe de 190 ns (*shaping time*, FWHM) (Figure 1-8).



Figure 1-8 Courbe semi gaussienne

Le signal de sortie du PASA est numérisé par un convertisseur analogique numérique de 10 bits et à une fréquence comprise entre 5 Mhz et 10 Mhz. Le signal numérisé est ensuite traité par une suite de circuits permettant la correction de la ligne de base, la suppression de la queue, la suppression des zéros, le formatage des données et leur stockage. Le CAN et les circuits de traitement du signal sont regroupés dans un seul circuit, spécialement développé pour la TPC, nommé ALTRO.

La chaine complète de lecture est contenue sur les cartes de lecture frontale (FEC : Front End Card). Les FEC sont enfichées sur un support divisé en secteurs et mécaniquement séparé de la TPC. La connexion entre l'électronique et le détecteur se fait par l'intermédiaire de câbles en kapton⁸. Chaque FEC contient 8 PASA et 8 ALTRO pour un total de 128 canaux. Un autre élément important des FEC est le contrôleur de carte (*board controller*) qui contient des paramètres pour la lecture des canaux et la supervision de la carte. Comme le montre la Figure 1-9, les FEC sont regroupées en partitions (*read partition*) contrôlées par une carte de contrôle de lecture (RCU : Readout Control Unit). Le nombre de FEC par partition varie en fonction de leur position radiale sur le détecteur, à cause de la forme

⁸ Voir Annexe 7



trapézoïdale des secteurs. Dans une partition, les FEC sont organisées en deux branches, connectées à la RCU par l'intermédiaire d'un bus indépendant ou backplane.



Figure 1-9 Schéma bloc d'une partition de lecture de la TPC

Les FEC communiquent avec les RCU par l'intermédiaire de deux bus indépendants : l'ALTRO bus et le bus de contrôle, tous les deux basés sur une technologie basse tension (GTL). La configuration, la distribution du signal d'horloge, celle du signal de synchronisation (*trigger*), et l'extraction des données en fonction du trigger sur les FEC sont effectuées par l'intermédiaire de l'ALTRO bus. La RCU utilise le bus de contrôle pour tout ce qui concerne les opérations de supervision des FEC. Les 36 secteurs forment 2 groupes de 18, un groupe à chaque extrémité de la TPC. Chaque secteur est équipé de 6 partitions contenant respectivement (en partant du centre vers l'extérieur) 18, 25, 18, 20, 20 et 20 FEC pour un total de 4 356 cartes de lecture frontale. Du point de vue du système de lecture et du système de contrôle, chaque partition peut être considérée comme un système indépendant.



1.2.4.2 Le PASA [5]

Le courant qui est collecté par les pads de la TPC est intégré, amplifié et filtré par le PASA. Il s'agit d'un circuit analogique qui a été spécialement développé pour les besoins de la TPC de l'expérience ALICE. Son étage d'entrée est basé sur le principe des amplificateurs de charge ou CSA (Charge Sensitive Amplifier) et possède une faible impédance d'entrée. Il est suivi par deux filtres en T pour la mise en forme du signal de sortie (Figure 1-10). Puis le signal de sortie du filtre est converti en un signal différentiel afin de s'accorder avec l'entrée du chip ALTRO (voir partie 1.2.4.3).



_

Figure 1-10 Structure interne du PASA

La fonction de transfert du PASA peut s'écrire de la manière suivante :

$$H(s) = \frac{1}{C_f} \cdot \frac{1}{1 + s \cdot T_0} \cdot \left(\frac{A}{1 + s \cdot T_0}\right)^n$$

Chaque système de mesures possède ses propres caractéristiques. La forme du signal de sortie est déterminée par les paramètres suivants :

- La forme du signal d'entrée, forme qui dépend des caractéristiques du détecteur.
- Les caractéristiques du filtre de l'amplificateur

La forme du signal de sortie est choisie de manière à satisfaire les besoins du système :



- Mesure du temps
- Mesure de l'amplitude
- Réduction de l'empilement des signaux (Pile-up)
- Optimisation du rapport signal sur bruit

Bien qu'une impulsion de Dirac ne soit que purement théorique, on peut considérer dans le cas de la TPC, que le signal d'entrée s'en rapproche énormément. C'est pour cette raison que dans la suite du mémoire on parle de la réponse impulsionnelle du PASA.

La réponse impulsionnelle du PASA peut s'écrire de la manière suivante :

$$f(t) = A \cdot \left(\frac{t}{\tau}\right)^4 \cdot e^{-4(t/\tau)}$$

La Figure 1-11 montre la réponse impulsionnelle du PASA pour une amplitude maximum.



Figure 1-11 Réponse impulsionnelle du PASA pour une charge de 150 fC.



La forme de la courbe ainsi obtenue en sortie du PASA est de type gamma du 4^{ème} ordre. Il a été prouvé que ce type de courbe est le plus adapté pour l'étude des signaux émis par une chambre à fils.

Comme le montre la Figure 1-12 chaque PASA contient 16 canaux indépendants, séparés en deux groupes de 8 canaux par un circuit de polarisation. Les entrées et les sorties sont réparties sur la plus grande longueur du circuit. Des capacités de découplage et des pattes de masse sont placées à côté de chaque entrée pour réduire les phénomènes de diaphonie. De plus, chaque canal est entouré par un anneau de garde connecté au substrat permettant d'isoler les canaux entre eux et diminuer ainsi la diaphonie. Il existe en effet deux phénomènes électriques pouvant causer des perturbations électriques indésirables. La diaphonie par couplage capacitif et la diaphonie par couplage inductif. Dans le premier cas, une différence de potentiel entre deux conducteurs crée un champ électrique. Un conducteur voisin, dans notre cas cela peut être le canal voisin, intercepte une partie des lignes de ce champ électrique et collecte ainsi un courant perturbateur. Dans le deuxième cas, un courant dans un conducteur source génère un champ magnétique. Un conducteur voisin et son conducteur de retour se comportent comme une boucle victime. Celle-ci intercepte une partie du champ magnétique créée par le conducteur source. La variation du flux dans la boucle induit une différence de potentiel également source de perturbations indésirables.





Figure 1-12 Vue interne du PASA

1.2.4.3 L'ALTRO, ALice Tpc ReadOut chip [6]

L'ALTRO est un circuit intègre spécialement développé pour les besoin de la TPC d'ALICE. Il est à moitié analogique et à moitié numérique. Il contient 16 canaux traitant simultanément et en continu les signaux analogiques provenant de ses 16 entrées indépendantes. La Figure 1-13 montre un diagramme simplifié de la puce. Lorsque le trigger de niveau 1 (L1) est reçu, un nombre prédéfini d'échantillons est traité et temporairement enregistré dans la mémoire de données. On parle alors d'acquisition. L'acquisition est gelée si un trigger de niveau 2 (L2) est reçu ; sinon les données sont effacées par une nouvelle acquisition.



Antoine JUNIQUE



Figure 1-13 Diagramme de l'électronique interne de l'ALTRO.





1.2.4.4 Carte de lecture frontale, FEC (Front End Card) [7]



Les FEC contiennent toute la chaîne de lecture, l'amplification, la mise en forme du signal, la numérisation, le traitement du signal et la mise en mémoire du signal provenant de la TPC. Ces cartes doivent permettre le traitement du signal, sur une échelle de 10 bits, en provoquant un minimum de dégradation du signal.

Comme le montre la Figure 1-14, l'organisation des composants électroniques de la carte suit le cheminement des signaux décrit précédemment. La FEC reçoit, en entrée, 128 signaux analogiques par l'intermédiaire de 6 câbles souples en kapton et de leurs connecteurs correspondants. La rapidité du signal d'entrée (temps de montée inférieur à 1 ns), oblige à placer les PASA le plus près possible des connecteurs d'entrée afin de minimiser les



problèmes de diaphonie. La numérisation et le traitement du signal sont effectués par l'ALTRO. Celui-ci est connecté au PASA par l'intermédiaire de lignes différentielles. Les lignes de données de chaque ALTRO, sont multiplexées sur la carte par l'intermédiaire d'un bus LVCMOS. Ce bus asynchrone permet d'atteindre un taux de transfert supérieur à 200 Moctets/s. La FEC est interfacée avec la RCU par l'intermédiaire d'un bus GTL, appelé ALTRO BUS. Au niveau de la sortie de la carte, le signal LVCMOS est converti en signal GTL par des drivers bidirectionnels. La configuration, la lecture des données et les tests se font par l'intermédiaire du bus GTL. De plus, la FEC contient un contrôleur, implanté dans un FPGA, qui transmet des informations à la RCU par l'intermédiaire d'une liaison I2C vers la FEC. Cette deuxième liaison permet de contrôler les tensions d'alimentation de la carte et de contrôler l'activité du bus entre les ALTRO.

La FEC dissipe 6 watts. Pour éviter le transfert de chaleur vers le volume de gaz, chaque FEC est placée entre deux plaques en cuivre et refroidie par un circuit d'eau. Une fois toutes les FEC mises en place, une puissance de 13 000 watts est dissipée sur chaque extrémité du détecteur.

1.2.4.5 La carte RCU, Read Control Unit [8]

La RCU est le point central entre l'extraction des données et le contrôle externe via un réseau Ethernet. C'est un pont entre les différents systèmes de la TPC (DAQ, trigger et DCS) et les FEC. En outre, la RCU possède une intelligence interne permettant de configurer le trigger, la lecture des données, le contrôle et le débogage de l'électronique de lecture.

La RCU est formée d'une carte mère, contenant les principaux circuits de contrôle, et de deux cartes filles : la SIU (Source Interface Unit) et la DCS (Data Control System). Toutes les fonctions principales sont implantées sur un circuit logique programmable qui peut aussi être reprogrammé à distance. Cette caractéristique de reconfiguration à distance a été un élément clé au moment de la mise en route de l'électronique de la TPC et de son débogage. De plus, elle permet de faire évoluer le système et d'en améliorer les performances lorsque de nouvelles caractéristiques importantes apparaissent durant les différentes phases d'expérimentation.



1.3 Conclusion

Il est clair que la présentation générale du contexte qui a été faite ci-dessus ne représente qu'une vue simplifiée des phénomènes physiques qui se déroulent dans la TPC. Il en est de même pour l'électronique ou un grand nombre de détails n'apparaît pas. Il s'agit seulement d'expliquer au lecteur comment fonctionne la TPC de l'expérience ALICE, comment se forme un signal mesurable et exploitable par l'électronique de lecture, comment est conçue cette électronique de lecture, en d'autre termes faire comprendre ce qui doit être réalisé dans la suite du projet, c'est-à-dire la création d'un pulse aux caractéristiques similaires à celui du détecteur, en tenant compte des contraintes structurelles d'un secteur et de l'électronique de lecture frontale.



Chapitre 2 Problème posé et cahier des charges

Le deuxième chapitre se compose de trois parties :

- la première partie traitera des motivations qui ont conduit à l'élaboration de ce projet.
- la seconde partie présente le cahier des charges du système à développer.
- la troisième partie apportera des commentaires sur l'organisation du projet.



2.1 Motivations

Jusqu'à présent, il existait trois possibilités de tester l'électronique des cartes de lecture frontales:

- L'utilisation d'un générateur de fonction, connecté sur un des canaux de la FEC. Le problème est qu'il n'est possible de tester qu'un seul canal à la fois voire quatre en utilisant deux générateurs avec deux sorties. Pour des raisons de coût et d'encombrement cette solution n'est envisageable que pour des tests très spécifiques et ponctuels.
- Après la production des 5000 FEC, un système de test a été mis en place afin de tester la fonctionnalité de chaque FEC. A partir d'un générateur de fonction, une impulsion est dupliquée 128 fois et est injectée sur chaque FEC. Mais l'impulsion ainsi générée est identique pour chaque canal. Ceci ne permet que de tester la continuité de chaque canal et la bonne connexion des composants numériques.
- Sur le détecteur lui-même, il est possible de générer une impulsion indépendante d'une quelconque trajectoire de particule. Cependant, comme le système précédent, l'impulsion est la même pour tous les canaux.

Or, afin d'améliorer les algorithmes de traitement des données et de travailler sur des données connues, il est nécessaire de développer un système permettant de générer 128 impulsions indépendantes les unes par rapport aux autres en amplitude et en temps. C'est pour ces raisons qu'il m'a été confié la tâche de réaliser ce système.

2.2 Cahier des charges

Afin de réaliser ce système, un certain nombre de points doivent être pris en considération tout en gardant bien à l'esprit que ce système n'a pas pour but de caractériser l'électronique analogique mais plutôt d'apporter une amélioration constante à la partie numérique du système complet. De plus, il est important d'avoir un système modulaire, c'està-dire, que l'on puisse aussi bien tester une seule FEC, une partition ou un secteur complet. Une FEC car c'est finalement l'élément de base du système, une partition puisque cette sous partie peut être considérée comme un système indépendant complet regroupant tous les



organes principaux de l'électronique frontale un secteur complet, soit six partitions afin d'avoir tous les cas de figure sur le nombre de FEC et la longueur de l'ALTRO-BUS.

On peut séparer les besoins du projet en deux parties distinctes, une partie mécanique ou structurelle et une partie électronique. La partie mécanique ayant une influence dominante sur la partie électronique.

La partie mécanique conditionne les dimensions de la carte électronique du générateur d'impulsions, car, afin de pouvoir utiliser l'ensemble de l'électronique de lecture, il faut se mettre dans les mêmes conditions de positionnement d'un secteur donc utiliser le même encombrement et la même mécanique, déjà existante.

La partie électronique, du fait des contraintes mécaniques, se voit donc allouer un espace réduit pour un grand nombre de canaux. Il faut donc essayer de miniaturiser au minimum cette électronique tout en restant dans les spécifications électriques nécessaires au bon fonctionnement du système.

Le système à réaliser devra donc répondre aux caractéristiques suivantes :

- Etre modulaire, c'est-à-dire permettre de simuler au minimum les signaux d'entrée pour une FEC, soit 128 canaux, ou de simuler l'ensemble d'un secteur, soit 15 448 canaux.
- Etre capable de générer, pour chaque canal, une impulsion d'amplitude variable comprise entre 0 mV et 150 mV et ayant un temps de montée similaire à celui produit par le détecteur, soit quelque nano secondes.
- Etre capable de synchroniser les signaux avec des intervalles de temps différents.
- Pouvoir configurer le système avec des signaux soit prédéfinis soit provenant du détecteur réel.
- Etre capable de pré-visualiser les données.
- Mettre en place un système d'interconnexion entre les différents modules comme un bus de terrain.
- Mettre en place une interface homme-machine ergonomique permettant la configuration des différents paramètres (valeurs, scripts) afin de lancer une simulation.



 La mise en place d'un système de synchronisation entre le générateur d'impulsion et l'électronique de lecture.

2.3 Organisation du projet

Au sein du groupe de support électronique PH-ESE-FE, on m'a confié la tâche de réaliser un système permettant de simuler, pour un secteur, les signaux produits par la TPC de l'expérience ALICE.

Pour cela, j'ai commencé par faire une recherche pour comprendre dans le détail l'objectif qui m'a été confié : qu'est ce que la TPC de l'expérience ALICE, comment fonctionne-t-elle, quels types de signaux sont produits et de quelles manières sont-ils mesurés ?

Ensuite, une des premières choses qui a été faite fut la conception de l'étage de sortie analogique pour un canal. J'ai recherché un principe simple, facilement contrôlable, utilisant un minimum de place pour être ensuite reproduit 128 fois sur un même circuit imprimé.

Puis j'ai recherché une solution à base de composants numériques pour la réalisation du système de contrôle de la carte d'impulsion, la partie permettant de configurer chaque étage de sortie et de recevoir les données en provenance du poste de contrôle du système.

En parallèle de cette recherche, j'ai également imaginé, recherché une solution pour transmettre les données aussi bien sur une carte d'impulsion que sur l'ensemble des cartes formant un secteur complet à simuler. La partie contrôle externe s'est faite également en parallèle de la partie numérique au fur et à mesure de son avancement et des besoins nécessaires pour tester cette partie numérique.

Chacune de ces étapes a été réalisée en concevant divers prototypes intermédiaires afin de valider ou non les différents choix qui ont été envisagés.


Chapitre 3 Etude et conception du générateur d'impulsion

Le troisième chapitre se compose de 5 parties.

La première partie présente le principe pour générer un pulse à l'aide de composants discrets. Puis différentes solutions envisagées pour la réalisation de l'étage de sortie analogique de la carte d'impulsion sont présentées succinctement.

La deuxième partie présente les différentes solutions qui ont été envisagées pour la réalisation de la partie numérique.

La troisième partie présente le bus CAN et ses principales caractéristiques ainsi que la raison pour laquelle celui-ci a été choisi comme système de transmission des données entre les différents modules. Par la suite, je donne l'explication complète sur son implantation sur les cartes d'impulsion, sa mise en œuvre et les différents paramètres importants dont il faut tenir compte pour une utilisation efficace du système de transmission.

La quatrième partie présente l'interface du poste de contrôle réalisée à l'aide du logiciel labview.

La cinquième partie fait une brève description du circuit imprimé qui a été développé pour la réalisation de la carte d'impulsion, ainsi qu'une courte explication sur les possibilités et la nécessité de calibrer la carte d'impulsion.



3.1 Partie analogique du système

3.1.1 Principe pour générer une impulsion

Puisque l'impédance d'entrée du détecteur, ou impédance d'un Pad, peut être assimilée à une capacité pure recevant une impulsion induite par les fils d'anodes, il est possible d'utiliser pour cela une capacité de très faible valeur, 1 pico farad dans notre cas, dont l'une des plaques peut être la représentation d'un fil d'anode (entrée), l'autre plaque étant la représentation d'un pad (sortie). Ainsi, pour simuler le signal produit par un pad de la TPC, on injecte un échelon d'amplitude variable, de 0V à 150 mV, sur l'entrée de la capacité et on obtient en sortie une impulsion ou plus précisément une charge semblable à celle délivrée par le détecteur, voir Figure 3-1.



Figure 3-1 Cas théorique ou le signal d'entrée est un échelon.

La charge maximum qui peut être mesurée est de 150 femto coulomb. La charge aux bornes d'un condensateur est : Q = C.U, avec Q la charge aux bornes du condensateur, C la capacité et U la tension en volts. C'est pour cette raison que la tension max appliquée est de 150 mV.

Cependant, il n'est pas possible de produire un échelon pur, la transition entre le niveau bas et le niveau haut prend toujours un certain temps Figure 3-2. Cet état transitoire est très important dans le reste du projet et doit être pris en compte. Cet état doit être, au maximum, de quelques nanosecondes afin de rentrer dans les spécifications du PASA. Un temps de montée trop long déformerait le signal de sortie ou serait ignoré. De plus, afin d'obtenir une impulsion la plus régulière possible, il faut éviter toute oscillation pendant le



régime transitoire. Un temps de montée de 1 nanoseconde est équivalent à une fréquence de plus 300 Mhz, ce qui nous propulse dans les hautes fréquences et toutes leurs contraintes.



Figure 3-2 Cas théorique où le signal d'entrée est assimilé à une rampe

Le signal d'entrée peut être assimilé à une rampe saturée (voir Figure 3-3) dont la transformé de Laplace est :

 $E(s) = \frac{A}{Ts^2} [1 - e^{-sT}]$



Figure 3-3 Rampe saturée.

La fonction de transfert de la capacité avec l'impédance d'entrée du PASA est de la forme :



$$H1(s) = \frac{T_1 s}{1 + T_1 s}$$

La fonction de transfert du PASA est :

$$H2(s) = \frac{1}{Cf.(1+T_2s)} \cdot \left(\frac{A}{1+T_2s}\right)^4$$

Ainsi, on obtient la chaine analogique directe suivante (Figure 3-4):



Figure 3-4 Chaîne analogique directe.





Figure 3-5 Signal de sortie du PASA en fonction du temps de montée du signal en entrée du PASA.

La Figure 3-5 montre l'influence du temps de montée du signal produit par la carte d'impulsion sur la réponse du PASA. Plus le temps de montée est long et plus la réponse s'aplatit. Le temps pour arriver au sommet de la courbe augmente et on sort du régime de fonctionnement normal de l'amplificateur. Cependant, tant que la valeur du temps de montée des signaux produit par la carte d'impulsion reste inférieure au temps pour atteindre le sommet de la courbe de réponse du PASA, d'un facteur de 10 environ, l'amplitude et le temps au sommet de la courbe de réponse varient très peu. Ceci nous permet donc de travailler dans un intervalle du temps de montée des signaux de la carte d'impulsion compris entre 1ns et 10ns.

3.1.1.1 Utilisation directe de la sortie d'un CNA

J'entends par utilisation directe le fait de connecter la sortie du CNA directement sur la capacité qui sert à générer l'impulsion. Mais cette solution, bien qu'étant très simple, n'est



pas réalisable ou difficilement. Le CNA permet d'obtenir des tensions de sortie très stables et précises mais, dans la majorité des cas, le temps pour passer d'un état donné à un autre est trop long et sort des spécifications du système. En effet, le temps de basculement d'un état bas (0 volt) à un état haut (150 mV par exemple) est pour la plupart des CNA très performants, de l'ordre de quelque dizaines de nanosecondes. Même dans le cas d'un CNA ayant un temps de basculement suffisamment rapide, ce type de composant possède un boîtier très volumineux rendant son implantation sur un espace réduit extrêmement difficile voire impossible. Cependant l'utilisation d'un CNA n'est pas abandonnée : celui-ci sera utilisé mais d'une autre manière.

3.1.1.2 Pulse généré par un Switch

A l'aide d'un convertisseur numérique-analogique on produit une tension variable, facilement contrôlable et précise, que l'on applique sur l'entrée du Switch. Puis, par l'intermédiaire d'un signal numérique indépendant, on commande la fermeture du Switch. Les Switchs analogiques peuvent commuter en quelques nanosecondes permettant ainsi d'obtenir un front montant très rapide. Cependant, au moment de la commutation, les capacités parasites provoquent un dépassement très important (Figure 3-6) qu'il est difficilement possible de contrôler. Plus le signal d'entrée est petit et plus le dépassement est proportionnellement important. Ce principe n'a plus été retenu depuis que la qualité de la partie transitoire de l'impulsion primaire est une partie importante de la génération du pulse.





Figure 3-6 Forme du signal à la sortie d'un switch analogique.

3.1.1.3 Pulse généré par un écrêteur à diode [9] [10]

Ces circuits écrêteurs ont pour but de modifier l'amplitude d'une tension ou plus exactement d'en supprimer une partie. Il est possible, soit de travailler sur un signal carré ayant une tension fixe et, dans ce cas, on polarise la diode avec une tension fixe (Figure 3-7),



Figure 3-7 Ecrêteur positif.

soit de faire varier l'amplitude du signal et on polarise la diode avec une tension variable. Cette tension variable peut, par exemple, être la sortie d'un DAC (Figure 3-8).





Figure 3-8 Ecrêteur positif à diode polarisée positivement.

Cependant deux problèmes se posent :

Premièrement, la tension maximum du pulse carré qui entre sur la capacité simulant une entrée du détecteur est de 150 mV. Or, la tension de seuil d'une diode est généralement comprise entre 0,6V et 0,7V. Si on applique une tension de polarisation positive à la diode, celle-ci va bloquer le signal. Pour y remédier, il faut travailler avec une tension de polarisation négative afin d'abaisser le seuil de commutation sous la valeur utile du signal d'impulsion.

Deuxièmement, lorsque la tension du signal carré d'entrée passe d'un niveau bas 0v à un niveau haut +Ve, on observe une tension transitoire aux bornes de la diode (Figure 3-9). Ce phénomène est aussi appelé recouvrement direct. Il est dû au fait que l'interpénétration des charges positives et négatives dans les matériaux P et N n'est pas instantanée, ce qui se traduit par une capacité de diffusion plus faible au départ.



Figure 3-9 Tension transitoire aux bornes de la diode.

Ce principe n'a plus été retenu depuis que la qualité de la partie transitoire de l'impulsion primaire est une partie importante de la génération du pulse.



3.1.1.4 Pulse généré à l'aide d'un atténuateur

Lors de tests en laboratoire on est souvent amené à utiliser des dispositifs d'atténuation des signaux (voir Figure 3-10). En effet, la sortie des générateurs de fonction que l'on utilise ne permet pas toujours d'atteindre des valeurs de tension très basse d'où le recours à l'utilisation d'atténuateurs passifs de très grande précision, ne perturbant pas le signal. L'idée a donc été de rechercher s'il n'existait finalement pas un composant qui puisse remplir cette fonction pour contrôler l'amplitude du signal de sortie du pulser. Bien entendu, ce composant devait être petit, facilement contrôlable et compatible avec la gamme de fréquence utilisée car il fallait en intégrer 128 par carte. Le AT-255 de la société MACOM qui est un atténuateur variable de 0 a 30 dB, contrôlé par une tension continue, remplit tous les critères demandés. Sa bande passante est comprise entre 0 et 2.5 GHz, largement au-delà des besoins du projet, nous garantissant ainsi de bonnes performances.



Figure 3-10 Atténuateur variable contrôlable en tension

Après une série de tests, j'ai constaté qu'il n'y a pas de déformation du signal en sortie de l'atténuateur. Le signal d'entrée est parfaitement reproduit dans sa forme, mais atténué. Pour cette raison, j'ai donc pu retenir ce composant pour la génération du signal variable de sortie.



3.1.2 Contrôle de l'amplitude

Dans tous les cas précédents, la solution envisagée pour contrôler l'amplitude a été d'utiliser un convertisseur analogique numérique. Ce type de composant permet d'obtenir une tension de sortie très stable et très précise. De plus, il existe toute une gamme d'interfaces simples pour les configurer, comme l'I2c, le SPI ou une connexion parallèle. En outre, on trouve certains de ces composants avec plusieurs sorties indépendantes. C'est cette caractéristique qui a été prédominante pour le choix du composant. En regroupant un grand nombre de canaux dans un même boîtier on limite l'espace nécessaire : l'interface de configuration est commune et limite donc le nombre d'interconnexions. Pour cette raison, j'ai choisi un AD5383 de chez Analog Device. Il s'agit d'un convertisseur numérique analogique 12 bits et 32 canaux. Ainsi, pour l'ensemble du générateur d'impulsion, il suffit d'utiliser seulement 4 composants pour obtenir les 128 canaux. Les CNA possèdent une interface I2C qui permet de les connecter ensemble grâce à 2 fils uniquement.

3.1.3 Architecture finale d'un canal de sortie

Pour résumer, l'étage de sortie de chaque canal est formé par un bloc à deux entrées et une sortie (voir Figure 3-11):

- Entrée 1 => signal en provenance du FPGA
- Entrée 2 => signal de contrôle de l'amplitude
- Sortie => pulse simulant le détecteur



Figure 3-11 Etage de sortie du générateur d'impulsions





Cet étage de sortie est lui-même formé de 5 parties, (voir Figure 3-12):

- Un comparateur qui va permettre de nettoyer le signal en provenance du FPGA et faire en quelque sorte le lien entre la partie numérique et la partie analogique.
- Un atténuateur en pi, donnant la valeur maximum du signal.
- Un atténuateur variable.
- Un inverseur de polarité pour le contrôle de l'amplitude.
- Une capacité simulant la sortie du détecteur.



Figure 3-12 Architecture de l'étage de sortie analogique de la carte d'impulsions.

L'annexe 10 présente une vue du schéma électronique qui a été développé pour l'étage de sortie.

3.2 Partie numérique du système, logique embarquée

3.2.1 Introduction

Cette partie a pour but d'expliquer le choix qui a été fait pour le type de logique embarquée sur la carte du générateur d'impulsion, ceci en tenant compte du cahier des charges et des différents outils mis à disposition par le CERN pour le développement d'un tel



système électronique. De plus, la complexité non négligeable d'un tel développement demande de s'orienter vers des systèmes dont un support technique peut être trouvé au CERN.

Toutes les solutions à base de composants programmables visent à réduire fortement le nombre de composants électroniques sur les circuits imprimés, ce qui augmente par ailleurs la fiabilité des systèmes électroniques. Cependant, il existe aujourd'hui une multitude de composants permettant de réaliser cette fonction de programmation. Plusieurs types de technologies se retrouvent en concurrence car toutes sont capables de réaliser les fonctions qui sont demandées pour la réalisation de ce projet. La fonction principale de la logique embarquée est de :

- contrôler les interfaces d'entrée/sortie.
- configurer chaque pulse de sortie, en amplitude et en temps de décalage.
- transmettre l'état du système si nécessaire.
- gérer le signal de trigger afin de synchroniser les impulsions avec le système de lecture.
- générer et synchroniser les impulsions primaires.

Les paragraphes suivants doivent permettre de comprendre le choix qui a été fait pour la suite du projet.

3.2.2 Choix du système

3.2.2.1 Les microcontrôleurs

Un microcontrôleur se présente sous la forme d'un circuit intégré réunissant tous les éléments d'une structure à base de microprocesseur. Voici généralement ce que l'on trouve à l'intérieur d'un tel composant Figure 3-13

- un microprocesseur (C.P.U.),
- de la mémoire de donnée (RAM et EEPROM),
- de la mémoire programme (ROM, UVPROM ou EEPROM),
- des interfaces parallèles pour la connexion des entrées / sorties,



- des interfaces séries (synchrones ou asynchrones) pour le dialogue avec d'autres unités,
- des timers pour générer ou mesurer des signaux avec une grande précision temporelle.
- des convertisseurs analogiques / numériques pour le traitement de signaux analogiques.



Figure 3-13 Architecture interne d'un microcontrôleur de la famille HSC08 de chez Motorola.

Les microcontrôleurs ont ainsi l'avantage de réduire l'encombrement du matériel et de simplifier le circuit imprimé. La fiabilité s'en trouve fortement améliorée et limite le nombre de pannes, ce qui est considéré dans le projet comme un gros avantage : étant donné la place exigüe d'un secteur les dépannages sont difficiles. Les fabricants de ce type de composants mettent désormais à disposition des environnements de programmation et de simulation évolués. Cependant le CERN n'est pas un grand consommateur de microcontrôleurs et les outils de développement ne sont donc pas disponibles et demandent un investissement financier supplémentaire. Mais il y a un point qui est particulièrement désavantageux pour la suite du projet : le microcontrôleur doit générer 128 impulsions sur 128 sorties indépendantes



et toutes à un instant bien précis, mais les microcontrôleurs exécutent un programme séquentiel étape par étape. En général, les sorties sont regroupées par 8 sur des ports de sortie. Pour changer l'état d'une sortie, il faut initialiser un registre avec les valeurs de sortie voulues puis transférer le contenu sur le port de sortie. Toutes ces opération prennent du temps et limitent donc l'intervalle de temps entre chaque impulsion. Cette limitation fait que le microcontrôleur ne sera pas retenu pour la suite du projet.

3.2.2.2 Les microprocesseurs

Les microprocesseurs sont des circuits intégrés à très haute densité et présents dans diverses applications. Leur vocation est de constituer l'unité centrale de micro-ordinateurs, de mini-ordinateurs et de stations de travail ou de serveurs. Ils sont devenus financièrement très abordables et leurs performances permettent leur utilisation dans des systèmes dédiés (nœuds de réseaux concentrateurs de lignes, pilotes de robots et bien d'autres systèmes embarqués). Le processeur se contente d'exécuter une suite d'instructions provenant d'un programme informatique, ceci afin d'interpréter des données ou d'accomplir une tâche précise. Cependant, afin de pouvoir utiliser tout le potentiel de ce type de composant, il est nécessaire de lui adjoindre un certain nombre de composants périphériques. En premier lieu, il est nécessaire d'utiliser de la mémoire afin de pouvoir stocker le logiciel de contrôle et pour pouvoir mémoriser des données, d'utiliser des périphériques d'entrée/sortie, comme une interface série ou une interface bus CAN. Le tout est généralement connecté par 3 bus différents : un bus de données, un bus d'adresse et un bus de contrôle (voir Figure 3-14). De ce fait, il est évident que l'implantation d'un tel système risque de prendre beaucoup de place sur le circuit imprimé, place prise par les composants périphériques mais aussi par les lignes d'interconnexion des différents bus. De plus, ce type de composant exécute les instructions de manière séquentielle, les unes après les autres sauf dans le cas de certains processeurs multitâches mais plus complexes à mettre en œuvre. Il est donc nécessaire de bien concevoir le logiciel de contrôle afin de pouvoir parfaitement synchroniser les différents signaux qui doivent être émis. Bien que d'une puissance largement suffisante pour mon application, l'utilisation d'un grand nombre de composants extérieurs exclut définitivement l'utilisation de ce type de composant pour la suite du projet.



Figure 3-14 Le processeur et les différents périphériques extérieurs nécessaires au fonctionnement du système

3.2.2.3 Les FPGA

Les FPGA (Field-Programmable Gate Array) ou réseaux logiques programmables sont composés d'un grand nombre de cellules logiques élémentaires, pouvant être assemblées librement afin de réaliser des fonctions numériques plus complexes. Certains types de ces composants peuvent contenir des fonctions plus complexes, comme de la mémoire, des blocs DSP, des cœurs de processeur ou encore des boucles à verrouillage de phase pour la génération d'horloge. Ces composants sont utilisés dans un grand nombre d'applications nécessitant de l'électronique numérique. Bien que plus coûteux et plus énergivores, ils sont souvent utilisés pour le prototypage des ASIC (Application-Specific Integrated Circuits) qui sont des circuits intègres spécialisés. Ils se présentent sous la forme d'un circuit vierge avec des entrées et sorties non définies. A l'aide d'un programme, on définit les interconnections entre les différents éléments logiques du circuit ainsi que la fonction de chaque entrée/sortie. La plupart du temps, les FPGA sont programmés en VHDL (VHSIC High level Description Langage). Il s'agit d'un langage de description matérielle destiné à représenter le comportement ainsi que l'architecture d'un système électronique numérique.

L'avantage de ce genre de circuit est de pouvoir reproduire ou produire des circuits électroniques numériques en les intégrant sur un seul circuit pour une surface et un temps de développement bien plus réduits. De plus, quand on programme un FPGA, on crée une logique câblée donc un circuit qui travaille en parallèle. Le composant ne traite pas une suite d'instructions comme pourrait le faire un microcontrôleur ou un processeur. Il est également possible de décider quel type de niveau logique on veut utiliser pour les sorties et ainsi



pouvoir connecter à peu près n'importe quel type de composant externe, comme des drivers de ligne, des mémoires, des convertisseurs analogique/numérique ou numérique/analogique. Dans le cas du projet il va être possible d'intégrer toutes les interfaces d'entrée/sortie comme l'interface RS232, l'interface bus CAN, l'interface I2C, de programmer d'une part une logique de configuration du système, une logique de configuration de chaque canal et de placer le système dans l'attente d'un signal de trigger. Dans le dernier cas, on obtiendra une parfaite synchronisation des sorties puisque la commande de leur basculement est commune et simultanée.



Figure 3-15 Vue interne du FPGA SPARTAN 3AN utilisé dans le projet.

Comme le montre la Figure 3-15 ce type de composant comprend un certain nombre d'éléments de base qu'il faut ensuite interconnecter pour former la logique nécessaire au système :

- DCM (Digital Clock Manager) : est un bloc permettant de contrôler la distribution des horloges, la fréquence et leur phase et, ceci, d'une manière digitale et interne.
- Block RAM : Zone de mémoire pour permettre le stockage de données.
- IOB (Input/Output blocks) : se sont des blocs permettant le contrôle du flux des données entre les entrées/sorties et la logique interne. Ces blocs sont



bidirectionnels et supportent aussi un état de haute impédance. Ils peuvent également être configurés selon différents standards électriques.

• CLB (Configurable Logic Block) : se sont des blocs contenant toute la logique élémentaire de base comme des portes logiques ou des bascules.

Ce type de composant est extrêmement répandu au CERN qui possède l'ensemble des outils de développement. De plus, il est facile d'obtenir un support de la part d'autres collègues qui les utilisent et ainsi de profiter de ce savoir-faire.



3.2.3 Logique interne

Figure 3-16 Schéma de principe de la logique interne du FPGA.

La fonction principale du FPGA est de réceptionner les données ou les commandes émises par le système de contrôle. Les données sont celles permettant de configurer les différents registres de contrôle du générateur d'impulsion ainsi que les informations de configuration pour chaque canal. Les commandes sont les actions qui doivent être exécutées après l'arrivée d'un code spécifique, comme par exemple un trigger.

Au centre (voir Figure 3-16), se trouve un contrôleur par lequel transitent toutes les données. C'est lui qui va recevoir les données en provenance des différentes interfaces et les décoder afin de pouvoir les rediriger vers les divers éléments de contrôle du système.



Les interfaces d'entrée sont de trois types :

- Une interface JTAG qui va permettre de transmettre le logiciel de contrôle du FPGA. Il pourrait être utilisé aussi comme moyen de transmission des données mais est très lent et nécessite un module externe d'interface spécifique qui n'est absolument pas nécessaire pour la suite du projet.
- Une interface série RS232, très simple d'utilisation, qui va servir au débogage de l'électronique de la carte d'impulsion et par la suite à configurer l'identificateur de la carte.
- Une interface pour un bus de terrain qui, de par ses caractéristiques, va permettre de connecter plusieurs modules ensemble et ainsi de pouvoir les connecter avec l'unité de contrôle avec un minimum de connections.

Une fois le code d'instruction décodé, le système sait vers quel module interne diriger les nouvelles données. Par exemple, avec un code opératoire 01, le système sait que les données sont destinées à la configuration d'un canal de sortie.



3.2.4 Données de configuration

Les données qui arrivent par l'interface série ou l'interface bus CAN sont codées sous la forme d'une série de 5 octets. Une fois ces données enregistrées dans des registres, elles sont recombinées pour former deux nouveaux types de jeux d'instructions (voir Figure 3-17).

- Un jeu d'instructions permettant de configurer le système lui-même.
- Un jeu d'instructions permettant de configurer chaque canal.



Figure 3-17 Agencement des données de configuration en fonction de leur destination.

Les éléments de la logique interne ne sont pas tous bâtis sur le même système d'adressage et le même système de données. Les registres de configuration des différentes interfaces de communication sont codés sur 8 bits alors que les registres concernant la configuration des canaux de sortie sont codés de 9 à 12 bits. Chaque interface reçoit toujours le même nombre d'octets mais, en fonction de leur destination, ces octets sont assemblés pour



former un nouveau code. En fait, tout va dépendre du code opératoire, qui est dans tous les cas codé sur un octet. Si le code opératoire est zéro, on garde les quatre octets restant sous cette forme pour configurer les interfaces. Si le code opératoire est un, on recombine les quatre octets restant pour former un nouveau jeu d'instruction.

3.2.5 Conclusion

Bien que d'autres solutions soient tout à fait envisageables, microcontrôleurs ou microprocesseurs, il était préférable de s'engager dans une voie sécuritaire afin d'obtenir un maximum d'aide, et rapidement, en cas de problèmes d'utilisation et de conception. Pour cette raison, le choix de la partie numérique de la carte d'impulsion s'est tout naturellement porté vers l'utilisation d'un FPGA. Ce type de composant ainsi que toutes les ressources et le support technique sont disponibles au CERN et aucun investissement supplémentaire n'était nécessaire.



3.3 Transmission des données

3.3.1 Introduction

Le but de cette étude n'est pas seulement de simuler des signaux pour une seule carte de FEC mais de simuler l'intégralité d'un secteur de la TPC, soit 121 FEC. Pour cette raison, il est nécessaire d'utiliser un système de communication entre les cartes qui puisse aussi bien contrôler une seule carte que 121. Il faut également tenir compte de l'implantation physique des cartes sur leur support, ce qui influe sur le choix du système car leur position inclinée oblige soit à développer un système d'interconnexion spécifique par circuit imprimé soit un système par câble. Dans notre cas, il n'est pas forcément nécessaire d'atteindre des vitesses élevées, mais de transmettre des informations de configuration. Pour cette raison, l'utilisation d'un bus de terrain s'est avéré un choix tout a fait envisageable et facile à mettre en place dans le cas du grand nombre de cartes.

3.3.2 Choix d'un bus de terrain

Le modèle OSI (Open System Interconnexion) définit un langage commun aux échanges de données entre stations d'un réseau. Il fait office de référence pour l'interconnexion de systèmes ouverts hétérogènes. Ce modèle est divisé en 7 couches ; chaque couche permet de satisfaire un besoin dans les processus de communication [Tab 3.1].



Couche	Désignation et rôle des différentes couches du modèle OSI										
7	Application	Elle donne aux processus d'application le moyen d'accéder à l'environnement OSI. Elle n'a pas de limite supérieure, c'est-à-dire que l'on peut toujours ajouter des services supplémentaires construits sur des services déjà existant.									
6	Présentation	Représentation (codage) des données en vue de permettre leur analyse et interprétation par la couche application.									
5	Session	Etablissement et libération de liaisons temporaires entre stations ; synchronisation des communications.									
4	Transport	Transport de l'information de bout en bout entre deux stations distantes.									
3	Réseau	Gère l'adressage des informations : qui est le destinataire des messages, numéro d'équipement ou de station, sur quel réseau.									
2	Liaison de données	Fiabilise les échanges de données entre deux stations. Elle est subdivisée en deux sous-couches. MAC (Medium Access Control) gère le partage de l'accès au médium. LLC (Logiciel Link Control) gère le contrôle et le flux des informations.									
1	Physique	Elle décrit les règles mécaniques et électriques d'accès au média (représentation physique des données, encodage, vitesse et type de transmission, type de média et topologie)									

Tableau 3-1 Les 7 couches du modèle

Cependant, tous les réseaux n'utilisent pas toutes les couches du modèle OSI. Ce qui est le cas des bus de terrain qui s'appuient pour la plupart sur une découpe en 3 couches : 1,2 et 7.

3.3.2.1 Les différentes possibilités utilisées au CERN

Actuellement, le CERN utilise principalement trois types de bus de terrain, le bus CAN, Worldfip et PROFIBUS. Dans le cas du projet de générateur d'impulsion tous les types de bus peuvent convenir. Mais la mise en œuvre de chacun d'eux nécessite plus ou moins d'éléments extérieurs, comme des terminaisons actives pour PROFIBUS. Dans la suite du projet, ce n'est pas la vitesse qui est recherchée en priorité mais plutôt une facilité de mise en œuvre et d'interconnexion. Le bus CAN est un exemple de bus de terrain qui peut parfaitement convenir pour la suite du projet. Il existe un grand nombre de composants permettant son implantation sur des cartes électroniques ainsi qu'une littérature très fournie pour la compréhension de son protocole.



3.3.2.2 Le BUS CAN [11] [12]

Le bus CAN (Control Area Network) a été conçu par la société allemande Robert BOSCH Gmbh, en 1983, pour répondre aux besoins de communication interne dans les automobiles.

Le bus CAN est un système de communication, en temps réel par liaison série, conçu pour relier des composants intelligents ainsi que des capteurs et des actionneurs dans une machine ou un procédé.

La structure du protocole du bus CAN possède implicitement les principales propriétés suivantes :

- liaison série
- multi maître
- pas de système d'adressage
- hiérarchisation des messages
- détection et signalisation d'erreurs
- retransmission automatique des messages altérés dès que le bus est libre
- distinction d'erreurs d'ordre temporaire ou de non-fonctionnalité permanente
- déconnection automatique des nœuds défectueux

- La norme CAN ne spécifie pas de couche physique. Différentes implémentations sont donc possibles : Filaire, HF, infrarouge, ou fibre optique. Dans la suite de la présente note, seules les caractéristiques de la paire torsadée seront utilisées.

- Le débit du réseau s'étend de 125 kb/s à 1 Mb/s suivant le type de media utilisé et la longueur du réseau (Tab 3.2). Les valeurs ci-dessus correspondent au débit dit brut du réseau, c'est-à-dire en comptabilisant tous les bits qui sont transmis sur le bus.

- Le nombre d'équipements est théoriquement illimité, mais pratiquement restreint par les capacités des drivers de lignes. Typiquement, un nombre de 32 nœuds par réseau est courant. La longueur maximale dépend de la vitesse de transmission des données sur le bus. Les équipements sont répartis de manière linéaire et des résistances de terminaison sont placées à chaque extrémité du bus.





Débits	1600	1000	500	50	25	00	50	20	10	Б
(kbit/s)	1000	1000	500	50	25	00	50	20	10	5
Distance										
maximale	10	40	30	70	30	20	1300	3300	6700	10000
(m)										

Tableau 3-2 Distances maximales en fonction des débits

- Le bus CAN est non déterministe, le temps de réaction est indéfini.

- Afin de sécuriser la transmission des messages on utilise la méthode dite de Bit-Stuffing (bit de transparence). Cette méthode consiste, dès que l'on a émis 5 bits de même polarité sur le bus, à insérer un bit de polarité contraire pour casser des chaînes trop importantes de bits identiques. On obtient ainsi dans le message un plus grand nombre de transitions, ce qui permet de faciliter la synchronisation en réception par les nœuds. Cette technique est uniquement active sur les champs de SOF (Start Of Frame), d'arbitrage, de contrôle et de CRC (Cyclic Redundancy Code).

Les bits d'un message sont codés par la méthode du NRZ (Non Return to Zero). Cela signifie que pendant toute la durée du bit, l'état généré est soit « dominant », soit « récessif ».

Quatre types de trames peuvent être transmis :

- Les trames de données : sont utilisées pour transporter des données sur le bus. Elles comportent sept champs caractéristiques dont le champ d'arbitrage qui permet d'identifier un message ainsi que sa priorité, et le champ de données qui peut contenir jusqu'à huit octets de données à transmettre.
- Les trames de requêtes : une station peut demander l'information qu'elle souhaite en émettant une trame de requête avec le même identificateur que celui de l'objet souhaité. La station qui détient l'information répond alors en émettant la trame de données correspondante.
- Les trames de surcharge : la trame de surcharge indique aux autres stations qu'une station est surchargée. Une trame de surcharge est émise sur le bus si un bit dominant



est détecté durant la période inter trame ou si un récepteur n'est pas prêt pour la réception d'une nouvelle trame de données ou de requête.

- Les trames d'erreurs : sont transmises par un nœud ayant détecté une erreur.
- Le bus CAN implémente cinq mécanismes de détection d'erreur, deux au niveau bits (le « bit monitoring » et le « bit stuffing ») et trois au niveau messages (vérification du CRC, de la forme des trames et de l'acquittement).

Ces cinq types d'erreurs différentes, qui peuvent être détectées par une station, sont :

- Bit error : cette erreur est détectée lorsque la valeur du bit sur le bus est différente de la valeur du bit transmis ;
- Stuff error : cette erreur est détectée au bit time du sixième état logique identique d'un champ soumis au codage par « bit stuffing » ;
- CRC error : une séquence CRC résulte d'un calcul effectué par l'émetteur. Le récepteur calcule le champ CRC de la même manière que l'émetteur. Une erreur est détectée si les résultats des deux calculs ne sont pas identiques ;
- Form error : cette erreur est générée si un champ donné contient au moins un bit illégal ;
- Acknowledgement error : elle doit être détectée par l'émetteur lorsque aucun récepteur ne génère un bit « dominant » pendant ACK SLOT.

Les trames de données, transmises par un nœud sur le bus, ne contiennent ni l'adresse du nœud expéditeur ni celle du nœud destinataire. C'est plutôt le contenu du message, sa signification, qui sont précisés par un identificateur (ID). Chaque nœud recevant un message regarde si celui-ci est intéressant pour lui grâce à l'ID. Si c'est le cas, il le traite, sinon il l'ignore.

Cet unique ID indique aussi la priorité des messages. Plus la valeur de l'identificateur est faible, plus le message sera prioritaire. Si deux nœuds ou plus cherchent à avoir accès au bus en même temps, c'est celui de plus haute priorité qui gagne. Les messages de priorité inférieure seront automatiquement retransmis lorsque le bus sera libre.



3.3.3 Mise en place du réseau bus CAN

3.3.3.1 Carte d'interface pour le PC

L'interface utilisée pour le PC est KVASER LEAF SEMIPRO avec connexion USB, ce qui permet une plus grande liberté au niveau de l'utilisation des PC. On peut utiliser un PC fixe ou un PC portable, ce qui donne une plus grande liberté d'utilisation du système. Des drivers spécifiques sont fournis avec la carte ainsi que des drivers et une interface graphique pour son utilisation avec le logiciel labview.

3.3.3.2 Medium de transmission

Le medium choisi est un câble spécifique pour le CERN et utilisé pour les systèmes de contrôle ainsi que pour les connexions bus CAN. Le CERN utilise des câbles spécifiques en raison des contraintes dûes aux installations souterraines. Ces câbles sont sans allogène et, en cas d'incendie, ils ne dégagent pas de fumées corrosives pouvant endommager d'autres systèmes électriques ou électroniques.

Ce câble est une double paire torsadée écrantée, ce qui permet, comme dans d'autres projets déjà réalisés au CERN, d'avoir une paire pour les trames bus CAN et une paire pour l'alimentation des drivers de lignes. Les drivers de lignes sont alimentés en 5V alors que le reste de la carte d'impulsion utilise du 2.5V comme tension positive. Afin de limiter le nombre d'alimentations sur le connecteur d'alimentation de la carte et, par la même occasion, éviter d'éventuelles perturbations dûes au câble du bus CAN, on utilise ce même câble pour alimenter les drivers de lignes de chaque carte d'impulsion. On isole en quelque sorte, totalement le réseau bus CAN de la carte. On évite ainsi de créer une porte d'entrée pour d'éventuels parasites.

3.3.3.3 Implantation sur les cartes d'impulsion

a) Le gestionnaire de protocole :

Habituellement, tous les contrôleurs CAN ont une structure commune constituée principalement d'un gestionnaire de protocole et d'un bloc de mémoire tampon. Le gestionnaire de protocole CAN est responsable du contrôle de tous les messages devant être



transférés sur le medium. Ceci comprend les tâches telles que les mécanismes de synchronisation, les traitements des erreurs, l'arbitrage, les conversions parallèle/série et série/parallèle. Le bloc de mémoire tampon est, quant à lui, disposé entre le contrôleur de protocole et le processeur (externe ou interne). Il contient deux entités, l'une dédiée à des commandes, l'autre aux messages.

Puisque pour le développement du projet, on utilise un FPGA, il est possible d'inclure directement dans le composant un contrôleur CAN Figure 3-18. L'avantage est de réduire l'encombrement sur la carte électronique.



Figure 3-18 Schéma-bloc du contrôleur CAN pour les FPGA XILINX

Cependant, dans le cas de cette solution, trois problèmes se posent :

- Le type de module, dont le schéma est présenté à la Figure 3-18, est fourni par des sociétés extérieures à qui il faut payer des licences indépendantes du logiciel de développement et dont le prix est très élevé. Dans le cas de ce module bus CAN, la licence est de 12 000 \$, ce qui est disproportionné dans le cadre de mon projet.
- Il est tout à fait possible de développer un module bus CAN personnel en s'appuyant sur les spécifications de la norme CAN. Mais l'inconvénient est le temps de développement et de mise au point, qui est non négligeable.



 L'implantation d'un module dans un FPGA prend un certain nombre de ressources et, lors du développement d'un système, il est très difficile d'estimer les ressources nécessaires pour l'ensemble du projet. Il est donc possible de se retrouver dans le cas où les fonctionnalités demandées dépassent les capacités du composant. Si le circuit imprimé est déjà réalisé, le remplacement du composant devient difficile car la taille du composant peut varier et donc, ne plus s'adapter à la carte électronique.

Pour cette raison, étant toujours en phase de développement et aussi à des fins expérimentales, j'ai placé un contrôleur bus CAN extérieur au FPGA et relié à celui-ci par une interface SPI. Ce composant est un MCP2515 de chez MICROCHIP dont le schéma-bloc est représenté à la Figure 3-19.



Figure 3-19 Schéma bloc du contrôleur CAN MCP2515



b) Le pilote de lignes :

Comme expliqué précédemment, le medium choisi pour véhiculer les informations sur le bus CAN est la paire torsadée bifilaire. Afin de faire le lien entre le FPGA ou le contrôleur et le medium, il est nécessaire d'utiliser un driver de ligne et, dans notre cas, il s'agit du composant TJA1050 (Figure 3-20).



Figure 3-20 Schéma-bloc du driver de ligne TJA1050

3.3.3.4 Architecture du réseau

Le réseau complet est la connexion entre l'ensemble des modules qui forment le système de simulation pour un secteur qui comprend 122 nœuds (Figure 3-21):

- 1 maître, qui est l'interface PC.
- 121 esclaves, qui sont les cartes qui génèrent l'impulsion.



Figure 3-21 Architecture du réseau CAN

Dans le cas de l'interface PC, le driver de sortie est un 82C251, celui des cartes d'impulsion est un TJA1050. Ces 2 types de drivers de ligne pour le bus CAN sont, en théorie, capables de piloter au moins 110 nœuds. Bien que le réseau créé soit très court, inférieur à 10m⁹, il n'est pas certain à 100% que les drivers de lignes puissent le piloter. Il faudra procéder à des tests pour vérifier cette hypothèse. Dans l'éventualité d'un dysfonctionnement du réseau dû à un trop grand nombre de nœuds interconnectés, il faut prévoir d'utiliser un répéteur et subdiviser le bus en deux parties. Pour cela, on peut prévoir une branche pour les deux premières partitions (Inner chamber) plus le maître, soit 44 nœuds et une branche pour les quatre autres partitions (Outer chamber) soit 78 nœuds, comme le montre la Figure 3-22.

⁹ Voir annexe 9



Figure 3-22 Architecture du réseau CAN avec ajout d'un répéteur.

3.3.3.5 Estimation du débit du réseau

Il est nécessaire, afin de configurer correctement les différents modules présents sur le bus, de pouvoir estimer le débit qu'il est possible d'obtenir sur le réseau bus CAN. Le débit dépend d'un grand nombre de paramètres qu'il faut mettre bout à bout afin d'obtenir une bonne approximation. Le Tableau 3-3 est une synthèse des différents éléments qui doivent être pris en compte pour pouvoir estimer ce débit. Une partie des paramètres utilisés sera directement implantée dans le contrôleur du bus CAN de chaque carte d'impulsion, ce qui justifie sa présentation.



calcul du débit du réseau bus CAN											
Fréquence nominale de l'horloge d'un nœud	F_clock_nom	20 MHz									
Période nominale	T_clock_nom	50 ns									
Tolérance maximale des horloges du réseau	%_F_clock	0.06%									
Ecart de période possible	%_T_clock	0.03 ns									
Minimum time quantum du nœud		50 ns									
Valeur choisie du prédiviseur m (1 <m<32) considéré<="" le="" nœud="" pour="" td=""><td>m</td><td>2</td></m<32)>	m	2									
Time quantum du réseau	tq	100 ns									
Medium choisi pour l'application	Filaire, paire différentielle										
Vitesse de propagation du medium	V_prop	200 000 km/s									
Longueur du réseau	L	10 m max									
Temps de propagation du medium	T_prop_med	50 ns									
Somme des temps électriques (T-sd, T_tx, T_rx, T_qual_sign)	T_elec	100 ns									
Valeur minimale nécessaire du segment de temps de propagation		300 ns									
Nombre de time quantum minimum nécessaires 1 < t-q-m < 8		7									
Valeur retenue du segment de propagation	Seg_T_prop	7									
Valeur minimale de RJW_max	RJW_max_max	21 ns									
Nombre de quanta retenus pour le segment de phase 2	Seg_phase_2	100 ns									
Nombre de quanta retenus pour le segment de phase 1	Seg_phase_1	100 ns									
Durée du nominal bit time (1 tq + seg_T_prop + seg_1 + seg_2)		600 ns									
Débit brut du réseau dans les conditions ci-dessus		1.6 Mb/s									

Tableau 3-3 Estimation du débit du réseau CAN en fonction des divers paramètresqui le caractérisent.

Il est clair que le débit estimé est largement supérieur au débit maximum que peut atteindre le bus CAN. Ceci est essentiellement dû au fait que le réseau est très court, environ 10 m. Les résultats du tableau ci-dessus nous donnent même le choix d'ajuster certains paramètres ou d'augmenter la longueur du réseau si cela était nécessaire.



3.3.3.6 Identification des nœuds du réseau

L'identificateur permet non pas de donner une destination au message mais plutôt de lui donner un sens, plus précisément de donner un sens au message pour le nœud à qui il est destiné. Ceci implique que chaque nœud doit être capable de décider si le message qui transite sur le bus lui est destiné ou non. Cette fonction est généralement réalisée par un dispositif électronique de filtrage des messages qui se trouve dans le composant de gestion du protocole CAN. Dans le cas des cartes FEC, leurs positions sont physiquement situées sur un secteur. En se basant sur cette caractéristique, on peut élaborer une série d'identificateurs dont la numérotation suit celle des FEC, ce qui permettra également de mieux situer les cartes d'impulsion dans le système.

Chaque secteur est divisé en six sous-sections ou partitions, qui sont des systèmes indépendants. Chaque partition est divisée en deux branches, pas forcément égales, branche A et branche B. Chaque branche, en fonction de la partition où elle se trouve, compte un certain nombre de FEC. Le numéro du secteur n'est pas pris en compte puisqu'on ne travaillera que sur un seul secteur. Les partitions sont au nombre de six, chaque partition contient deux branches et chaque branche contient entre neuf et treize FEC. On peut donc imaginer le cas suivant (voir Tableau 3-4):

•	Read Partition	:	RP(0 a 5)	=>	3 bits
•	Branch	:	Br(A ou B)	=>	1 bits
•	FEC	:	F(0 a 13)	=>	4 bits



Tableau 3-4 Identificateur de la trame de données.



Comme il n'est pas nécessaire d'utiliser tous les bits pour identifier chaque générateur d'impulsion, les bits 9, 10 et 11 sont gardés en réserve pour produire des identificateurs spécifiques. De plus, ceux-ci ne devront jamais être dans le même état au même instant pour bien respecter la norme CAN imposant ce modèle.

3.3.3.7 Construction d'une trame de données

Afin de pouvoir faire la mise au point du système, il est important de bien comprendre la succession des bits qui forment une trame de données utilisée. Pour cette raison, je décris dans cette partie la succession de bits qui doit être transmise pour la configuration du canal vingt quatre de la cinquième carte de la branche A de la partition deux¹⁰, avec une amplitude de 100 mV et un décalage de 100 ns par rapport au signal de trigger. Comme vu précédemment dans le paragraphe (3.2.4), l'envoi des données pour la configuration d'un canal nécessite cinq octets voir la (Figure 3-23).



Figure 3-23 Données pour la configuration du canal 24 d'une carte d'impulsion

Les cinq octets ainsi formés constituent les données à transmettre par l'intermédiaire du bus CAN.

¹⁰ Voir annexe 8



Il ne reste plus qu'à construire l'identificateur afin de cibler la carte d'impulsion dont on veut configurer le canal 24. Comme décrit dans le paragraphe (3.3.3.6), l'identificateur de la carte considérée sera codé comme le présente le Tableau 3-5:



Tableau 3-5 Identificateur de la carte 5 de la branche A de la partition 2

Après assemblage des différents éléments, on doit obtenir une trame de données dont les champs d'arbitrage, de commande et de données doivent avoir l'allure suivante :



Figure 3-24 Champ d'arbitrage, de commande et de données d'une trame de données

Les valeurs théoriques présentées sur la Figure 3-24 ne sont qu'un exemple pour illustrer les mécanismes de transmission des données par l'intermédiaire du bus CAN. Cependant, dans le chapitre 4, j'utiliserai ces données pour vérifier le bon fonctionnement du bus CAN et pour garder un lien entre la partie théorique et la partie technique.

3.4 Poste de supervision, Labview

L'utilisation du logiciel labview est essentiellement liée au fait qu'un système de lecture simple des cartes FEC a déjà été développé. Afin de garder une certaine continuité dans l'utilisation des différents outils de développement, j'ai choisi de continuer avec ce logiciel. La Figure 3-25 montre la page principale de l'interface.



Ch_config_v6.vi : <u>E</u> dit <u>V</u> iew 라 장 장	i Front Pa <u>P</u> roject	nel <u>O</u> perate 15pt Applic	<u>T</u> ools ation F	<u>W</u> indo	w <u>H</u> elp		<u>জন</u>									
						FEC	TEST	r pul	SER C	ONFIC	 5					
Channel_cont	fig	Load_file	e	Ì		CA	N_BUS_	config	RS23	2_config						
																_
CH amp	CH tim			CH amp	CH tim			CH amp	CH tim			CH amp	CH tim		SAVE	FILE
СНО 0	10	Config	CH32	0	10	Config	CH64	0	10	Config	CH96	0	10	Config		
CH1 0	10	Config	CH33	0	10	Config	CH65	0	10	Config	CH97	0	10	Config		
CH2 0	10	Config	CH34	0	10	Config	CH66	0	10	Config	CH98	0	10	Config		
	10	Config	CH35	0	10	Config	CH67	0	10	Config	CH99	0	10	Config		
CH4 0	10	Config	CH36	0	10	Config	CH68	0	10	Config	CH100	0	10	Config		
CH5 0	10	Config	CH37	0	10	Config	CH69	0	10	Config	CH101	0	10	Config		
СН6 0	10	Config	CH38	0	10	Config	CH70	0	10	Config	CH102	0	10	Config		
CH7 0	10	Config	CH39	0	10	Config	CH71	0	10	Config	CH103	0	10	Config		
CH8 0	10	Config	CH40	0	10	Config	<u>CH72</u>	0	10	Config	CH104	0	10	Config		
CH9 0	10	Config	CH41	0	10	Config	CH73	0	10	Config	CH105	0	10	Config		
CH10 0	10	Config	CH42	0	10	Config	CH74	0	10	Config	CH106	0	10	Config		
CH11 0	10	Config	CH43	0	10	Config	CH75	0	10	Config	CH107	0	10	Config		
CH12 0	10	Config	CH44	0	10	Config	CH76	0	10	Config	CH108	0	10	Config		
CH13 0	10	Config	CH45	0	10	Config	CH77	0	10	Config	CH109	0	10	Config		
CH14 0	10	Config	CH46	0	10	Config	<u>CH78</u>		10	Config	CH110		10	Config		
CH15 0	20	Config	CH47	0	20	Config	CH79	0	20	Config	CH111	0	20	Config		
CH16 0	20	Config	CH48		20	Config	CH80		20	Config	CH112		20	Config		
	20	Config	CH49		20	Config	CH81		20	Config	CH113		20	Config		
CH18 0	20	Config	CH50		20	Config	CH82		20	Config	CH114		20	Config		
CH19 0	20	Config	CH51		20	Config	CH83		20	Config	CH115		20	Config		
CH20 0	20	Config	<u>CH52</u>		20	Config	CH84		20	Config	CH116		20	Config		
	20	Config	CH53		20	Config	CH85		20	Config	CHI1/		20	Config		
	20	Config	CH54		20	Config	CH86		20	Config	CHII8		20	Config		
	20	Config	CH55		20	Config	CH87		20	Config	CHI19		20	Config		
	20	Config	CHOO		20	Config	CHOO		20	Config	CH120		20	Config		
CH26	20	Config	CHES!		20	Config	CHOO		20	Config	CH122		20	Config		
CH27 0	20	Config	CHSC		20	Config	CHOS	H	20	Config	CH122		20	Config		
CH28 0	20	Config	CHEO		20	Config	CH92	H	20	Config	CH1 24	H	20	Config		
	20	Config	CHS		20	Config	CH02		20	Config	CH125		20	Config		
CH30 0	20	Config	CH62	H	20	Config	CH94	H	20	Config	CH126	H	20	Config		
CH31 0	30	Config	CH63		30	Config	CHOS	H	30	Config	CH127	÷.	30	Config		
		Conny												Coning		

Figure 3-25 Face avant de l'interface de contrôle d'une carte d'impulsion

La première page de cette interface graphique permet de configurer manuellement chaque canal, en amplitude et en décalage temporel par rapport au temps de référence. Cette page est essentiellement utilisée pour la mise au point et le dépannage des cartes d'impulsion. La partie supérieure contient une série d'onglets permettant d'utiliser d'autres options.

- Configuration de l'interface série et du réseau bus CAN.


 Possibilité de charger un fichier texte, contenant tous les paramètres d'amplitude et de décalage temporel, afin d'accélérer et d'automatiser la procédure de configuration d'une carte ou d'un groupe de cartes.

3.5 Circuit imprimé et calibration

3.5.1 Circuit imprimé prototype du générateur d'impulsion

La réalisation du circuit imprimé¹¹ a été particulièrement soignée afin de minimiser le bruit qui pourrait être capté par les lignes analogiques d'une part, et de minimiser les perturbations électromagnétiques pouvant être générées par la partie numérique de la carte d'autre part.

Comme le montre la Figure 3-26, cette carte est formée de huit couches électriques : quatre couches pour le transport des signaux et quatre couches pour les alimentations électriques.



Figure 3-26 Empilement des différentes couches formant le circuit imprimé de la carte d'impulsion.

¹¹ Voir annexe 8



Les signaux les plus sensibles se trouvent dans les couches internes de la carte, entre deux plans de masse qui servent de blindage. Ainsi, toutes les tensions de référence qui proviennent des convertisseurs numériques/analogiques et qui servent de référence pour l'amplitude des signaux de sortie se trouvent dans les couches internes. De plus, au niveau de chaque étage de sortie, les connexions entre les différentes sous-parties sont faites avec des lignes à impédance contrôlée. De cette manière, on réduit les risques de perturbation, d'oscillation et de réflexion causée par les ruptures d'impédance dûes aux interconnexions entre les différents composants. Il est à noter également que les plans d'alimentation et les plans de masse sont séparés en deux groupes : les plans pour le numérique et les plans pour l'analogique, ces derniers ne se croisent jamais et ne sont jamais en regard les uns des autres. Les signaux analogiques sont en regard avec les plans analogiques et il en va de même pour les signaux numériques ; ceci permet d'éviter la transmission du bruit ou des perturbations par couplage capacitif.

3.5.2 Calibration de la carte d'impulsion

Il est impératif de calibrer chaque sortie de la carte d'impulsion afin de pouvoir obtenir les mêmes valeurs d'amplitude sur chaque sortie pour une même valeur numérique de configuration. Les différences qui existent entre chaque canal sont dûes aux tolérances des composants. En effet, chaque composant est unique et n'a pas exactement la même valeur qu'un autre composant du même type. Ainsi, pour une valeur numérique donnée, l'amplitude d'un canal par rapport à l'autre peut varier de quelques millivolts. Afin de minimiser cet effet et d'obtenir les mêmes valeurs sur chaque sortie, il faut déterminer pour chaque canal, la valeur numérique à transmettre au CNA pour obtenir la valeur analogique qui correspond à une amplitude donnée ou à une charge donnée. Le but de cette opération est finalement d'établir une table d'équivalence entre une valeur numérique à transmettre au CNA et une valeur analogique mesurée par l'entrée d'une FEC.

Pour cela, il faut déterminer une méthode permettant de calibrer chacun des 128 canaux d'une carte d'impulsion, pour un nombre de valeurs données. Cette opération devra être renouvelée 121 fois dans le cas d'un secteur complet. Une calibration manuelle est



envisageable pour une dizaine de canaux mais est totalement impossible dans le cas d'une partition ou d'un secteur complet.

L'autre solution est d'utiliser pour chaque carte d'impulsion la FEC qui lui correspond et qui aura été, au préalable, elle-même calibrée. La calibration des cartes FEC ne nous concerne pas dans ce projet mais il était important de préciser que cette opération doit être aussi effectuée pour chacune des cartes. Il faut ensuite écrire une routine (Figure 3-27) qui va automatiser l'opération de calibration.



Figure 3-27 Organigramme pour la calibration d'un canal.



Pour chaque canal, le logiciel devra attribuer une valeur maximum de départ qui sera transféré dans le convertisseur numérique/analogique et donnera ainsi une valeur d'amplitude pour le signal de sortie. Puis, la FEC enregistrera le signal et transfèrera les données vers le PC de contrôle qui reconstruira le signal pour en déterminer l'amplitude. En fonction du résultat, la valeur transmise au CNA sera ajustée jusqu'à l'obtention de la valeur de la charge désirée et ainsi de suite pour chaque valeur et pour chaque canal. Il est clair que chaque carte d'impulsion correspondra à une carte d'acquisition. Au final, on obtiendra un tableau de correspondance qui contiendra pour chaque canal la valeur à transmettre au CNA pour obtenir la valeur de la charge désirée.

3.6 Conclusion

A la lumière des paragraphes précédents, j'ai fait des choix techniques devant me permettre de réaliser un prototype ayant toutes les caractéristiques évoquées dans le cahier des charges du projet. Un certain nombre de points a pu être vérifié préalablement avec la réalisation de petits prototypes intermédiaires permettant de valider ou d'invalider certaines idées. Dans l'ensemble, il semble qu'une grande partie des choix retenus soient corrects et permettent d'envisager de bons résultats. Cependant, seule la réalisation d'une carte d'impulsion complète et l'analyse des résultats obtenus permettront de conforter et de valider les choix qui ont été effectués. C'est ce que je propose de faire dans le chapitre suivant.



Chapitre 4 Résultats

Etant en partie responsable de la maintenance de l'électronique de TPC, ainsi que d'autres tâches liées à différents autres projets, j'ai eu un travail conséquent à réaliser en parallèle avec la réalisation de mon projet. Pour cette raison, j'ai pris un retard important au moment de l'écriture de mon mémoire. Mes résultats ne porteront donc que sur la partie fonctionnelle d'une carte d'impulsion.

La première partie présente et valide le signal en sortie des atténuateurs de chaque canal.

La deuxième partie présente les résultats obtenus après traitement des données par une carte de l'électronique frontale : reconstruction du signal et calcul du bruit.

Enfin, la troisième partie présente et valide les signaux et les données transmis par l'intermédiaire du réseau bus CAN.





4.1 Pulse à la sortie de l'atténuateur

Figure 4-1 Pulse en sortie de l'atténuateur variable pour une amplitude 150 mV.

Comme le montre la Figure 4-1 le signal de sortie, avant la capacité simulant un pad du détecteur, on constate qu'il est peu bruyant et que le système semble stable. Avec un temps de montée (de 10% à 90%) de l'ordre de huit nanosecondes maximum, on est dans la zone de tolérance du système. On peut remarquer, sur le haut du front montant (flèches sur la Figure 4-1), de petites oscillations. Ces oscillations sont dûes à la sonde de l'oscilloscope qui perturbe la mesure et crée des réflexions. D'un point de vue électrique, ce signal semble tout à fait satisfaisant mais pour valider sa qualité il faut encore faire une mesure du bruit (voir paragraphe 4.2.1.3).



Figure 4-2 Pulse en sortie de l'atténuateur variable pour une amplitude 3.5 mV

Comme précédemment la Figure 4-2 présente le signal de sortie d'un canal. Avant la capacité simulant un pad du détecteur, on constate que le signal est peu bruyant. Le temps de montée (de 10% à 90%) s'établit aux environs de 4 ns. Comme pour la mesure précédente, on constate une série d'oscillations sur le début du niveau haut du signal (voir flèche Figure 4-2) ; ces oscillations sont encore une fois dûes à la sonde de l'oscilloscope. Pour affiner les mesures, un calcul du bruit sera fait (voir paragraphe 4.2.1.3).



Figure 4-3 Sortie de trois canaux avec une amplitude et un décalage par rapport au trigger différents.

L'oscillogramme présenté sur la Figure 4-3 montre trois sorties de la carte d'impulsion pour des valeurs d'amplitude et de temps différentes. Ces mesures sont faites avant la capacité de 1 pF qui sert à simuler le comportement d'un PAD.

La courbe verte représente la sortie du canal 0 avec une amplitude de 120 mV et un décalage par rapport au temps de référence de 25 ns.

La courbe bleue représente la sortie du canal 24 avec une amplitude de 75 mV et un décalage par rapport au temps de référence de 75 ns.

La courbe rouge représente la sortie du canal 72 avec une amplitude de 50 mV et un décalage par rapport au temps de référence de 50 ns.

Cette série de courbes permet de montrer la possibilité de régler en temps et en amplitude chaque canal de façon individuelle.



4.2 Reconstruction et analyse du pulse par l'électronique frontale



4.2.1.1 Visualisation des données

Figure 4-4 Pulse d'amplitude maximum enregistré par une FEC.



Figure 4-5 Pulse ayant une amplitude de 100 ADC counts.

La Figure 4-4 et la Figure 4-5 montrent les données enregistrées dans le cas d'un pulse simulant une charge de 150 fC et dans le cas d'un pulse simulant une charge de 9 fC. La ligne



de base de la Figure 4-5 semble plus bruyante, mais cela n'est pas forcément le cas. La faible amplitude du signal oblige à faire un zoom sur la courbe, ce qui amplifie fortement l'impression de bruit. Pour vérifier la qualité des données il faut procéder à un calcul du bruit. Cette vérification sera faite et expliquée dans le paragraphe 4.2.1.3.

4.2.1.2 Comparaison des données avec la courbe théorique

Afin de contrôler et de valider la cohérence entre les signaux générés par la carte d'impulsion et les données enregistrées par le système d'acquisition, on procède à la reconstruction d'un pulse. A titre d'exemple, j'utilise les données enregistrées dans le cas de la simulation d'une charge de 150 fC.





On commence par ajuster la courbe théorique de la réponse impulsionnelle du PASA aux données expérimentales, comme le montre la Figure 4-6. Ceci nous permet de vérifier que le signal envoyé par la carte d'impulsion correspond au cahier des charges. Ce qui nous intéresse ensuite, c'est l'amplitude de l'impulsion, c'est-à-dire le maximum de la courbe moins la ligne de base.

Max de la courbe = 977.825 adc counts.



Ligne de base

se = 50 adc counts.

Amplitude du pulse = 977.825 - 50 = 927.825 adc counts.

Puis on calcule la valeur de la charge d'après les caractéristiques de l'ADC du chip ALTRO.

L'ADC peut encoder 2 volts d'amplitude. Un count d'ADC correspond donc à: Amplitude max = 2 volts avec une résolution de 10 bits soit 1024 valeurs. Soit pour 1 ADC count : 2v / 1024 = 1.95 mV.

Pour 927.825 adc counts on a donc: 927.825 * 1.95 mV = 1.812 V

L'amplification du PASA est de 12 mV par Femto coulomb, donc une amplitude de 1.812 V correspond à :

1.812 / 12 mV = 151 fC

La charge d'un condensateur est Q =C.U on obtient :

U = Q / C = 151 .10-15 / 1.10-12 = 151 mV.

On retrouve donc la valeur de l'amplitude paramétrée sur la carte d'impulsion. Il se trouve que, dans le cas présent, la valeur calculée à partir des données mesurées est quasiment égale à la valeur théorique. Cependant, des écarts plus importants peuvent apparaître en fonction de la tolérance des composants. D'une part, la capacité qui simule le pad a une tolérance de 10% d'autre part, la capacité de contre-réaction de l'étage d'amplification du PASA a aussi une tolérance non nulle. La superposition de ces deux paramètres entraine une variation des résultats qui pourront fluctuer autour d'une valeur moyenne.



4.2.1.3 Calcul du bruit

Chaque pulse enregistré par une FEC à une vitesse d'échantillonnage de 10 Mhz contient cinq échantillons représentatifs de ce signal. Pour évaluer la stabilité du signal dans le temps, on mesure le bruit pour chacun des échantillons représentatifs, P1, P2, P3, P4, P5 (Figure 4-7).



Figure 4-7 Echantillons représentatifs d'un pulse

Pour faire cette mesure de bruit, on enregistre une série de 100 pulses, tous synchronisés sur le même temps de référence. Puis, pour chaque point remarquable, on calcule son amplitude moyenne. Si on reporte sur un graphique les 100 valeurs du point P1 (Figure 4-7) on obtient un nuage de points centrés sur un temps de référence tP1 et dont la valeur de l'amplitude varie légèrement en fonction de chaque point. Cette variation peut être dûe soit au bruit qui pourrait être généré par la carte d'impulsion, soit à des phénomènes électromagnétiques extérieurs. Les câbles en kapton qui relient la carte d'impulsion à la carte d'acquisition de données sont très sensibles aux phénomènes électromagnétiques, d'où l'importance d'utiliser un blindage de protection.





Figure 4-8 Exemple de la distribution du point P1 à l'instant tP1.

Pour déterminer la valeur du bruit, c'est-à-dire les variations de l'amplitude du point considéré, on calcule la moyenne et l'écart type pour chaque groupe d'échantillons remarquables.

Calcul de la moyenne :

$$\mu = \sum_{i=0}^{n-1} \frac{X_i}{n}$$

μ = moyenne. n = nombre d'élément.

Calcul de l'écart type :

$$\sigma = \sqrt{\sum_{i=0}^{n-1} \frac{(Xi-\mu)^2}{n}}$$

 σ = écart type.



Une fois les données traitées, on obtient le Tableau 4-1 qui regroupe pour chaque point remarquable, sa valeur moyenne et son écart-type. On constate ainsi un bruit inférieur à un ADC count. On peut même constater que le bruit du système de simulation est très proche de celui produit par le détecteur lui-même, qui est de l'ordre de 0.7 ADC count. Cependant, bien que ces résultats soient très satisfaisants, il faut s'attendre par la suite, à un bruit légèrement plus élevé, de l'ordre de 0.8 à 0.9 ADC count. Les mesures présentées dans le Tableau 4-1 sont celles faites sur une seule carte. La mise en place du système complet ainsi que la qualité du blindage électromagnétique auront une grande influence sur le bruit qu'il restera encore à déterminer à ce moment là.

Charge de 150 fC :					
Mesure1	Sample1	Sample2	Sample3	Sample 4	Sample5
Nb occurences :	100	100	100	109	100
Average :	454.88	965.33	517.21	172.97	72.83
Sigma :	0.935063	0.752839	0.844411	0.731057	0.725509

Tableau 4-1 Moyenne et écart-type pour un canal à l'amplitude maximum.



4.3 Réseau BUS CAN



La Figure 4-9 présente une vue du réseau bus CAN à l'oscilloscope.

Figure 4-9 Trame de données bus CAN enregistrée sur le câble réseau

On peut voir le signal différentiel qui transite sur le réseau CAN. La courbe rouge représente le Can high et la courbe bleu représente le Can low. On remarque après chaque transition du signal une série d'oscillations aussi bien au niveau haut qu'au niveau bas du signal (voir flèche). Ce phénomène s'explique, d'une part, par une vitesse de transmission des données de 1 méga bits par seconde, qui est la vitesse maximum du bus, d'autre part, par le fait que la mesure n'a été faite qu'avec une seule carte d'impulsion. Le bus n'est donc pas fortement chargé. De plus, le câble utilisé n'est pas celui préconisé : pour des questions de temps j'ai utilisé un câble simple, non blindé mais court. Pour éliminer ce problème il faudra une paire torsadée blindée et bien ajuster les terminaisons du réseau.

On remarque clairement que l'on se trouve dans le cas du high speed CAN c'est-à-dire une vitesse de transmission des données comprise entre 125Kbps et 1Mbps.





Figure 4-10 Niveaux électriques de la norme high speed du bus CAN

La Figure 4-10 représente les niveaux électriques définis par la norme high speed du bus CAN et nous permet de les comparer aux mesures faites sur la liaison entre une carte d'impulsion et le PC.

La Figure 4-11 montre une vue de la trame de données du bus CAN à la sortie du pilote de ligne, c'est-à-dire le signal qui va être exploité par le contrôleur du bus CAN.



Figure 4-11 Trame de données bus CAN à la sortie du pilote de ligne.

On voit que l'enchaînement des bits correspond exactement au format de la trame qui avait été prévu au paragraphe 3.3.3.7 à ceci près que lors de la transmission présentée cidessus, le système a rajouté des bits de stuffing pour sécuriser la transmission.





Figure 4-12 configuration du canal 24 par l'intermédiaire du réseau bus CAN

La Figure 4-12 montre le résultat de la configuration d'un canal par l'intermédiaire de la liaison bus CAN.

4.4 Conclusion

A la suite de cette première série de tests, il apparaît que ceux-ci sont globalement satisfaisants, avec notamment un très bon niveau de bruit. On peut donc considérer qu'à ce stade du développement, la carte d'impulsion permet de simuler des signaux qui sont très proches de ceux produits par la TPC, suffisamment pour que le système d'acquisition ne fasse pas de différence avec les vrais signaux. Ces résultats confortent également les choix techniques qui ont été faits lors de l'étude de ce projet.



Conclusion

Ce document synthétise une année de travail dans le cadre de la TPC de l'expérience ALICE installée au CERN. L'objectif était et est toujours de concevoir un système permettant de simuler une partie du détecteur afin d'améliorer et de faire évoluer l'ensemble du système d'acquisition. Le dispositif prévu au début du projet n'a pas encore pu être réalisé dans sa totalité. Cependant, la réalisation du module principal, c'est-à-dire, la carte électronique produisant des impulsions ainsi qu'une partie du système de transmission des données, a pu être menée à bien.

Bien que le principal domaine d'étude dans lequel s'inscrit ce mémoire soit l'automatisme industriel, une grande part est faite à l'électronique, du moins, c'est ce qu'il en ressort dans un premier temps. Cependant, la spécificité du projet fait qu'il n'était pas possible d'utiliser un matériel commercial spécifique, tout devant être fait pour s'adapter au système d'acquisition de la TPC. Cela implique que la partie concernant l'automatisme, c'està-dire la mise en place du bus CAN, a dû faire l'objet d'une étude spécifique au niveau électronique. C'est une fois l'ensemble complet et par l'intermédiaire d'un bus de terrain que l'automatisme prend tout son sens.

La production de l'ensemble ou même d'une partie des cartes d'impulsion n'a pas encore pu être démarrée. Le retard que j'ai pris ne m'a donc pas permis au moment où j'ai écrit ce mémoire de développer et de finaliser toute la partie bus de terrain, partie qui est un élément important et indispensable du projet. Cependant, les premiers tests que j'ai effectués pour l'utilisation du bus CAN montrent que la partie hardware fonctionne au niveau d'une carte d'impulsion et donc certainement avec plusieurs modules. Il reste tout de même, à améliorer et à optimiser les algorithmes du processeur central afin de permettre une meilleure flexibilité dans l'évolution du système.

L'étape suivante est la production de 20 cartes d'impulsion afin de pouvoir faire des tests sur une partition complète et finaliser les algorithmes permettant la gestion des paramètres transférés par l'intermédiaire du bus CAN.



Le sujet proposé présente un certain nombre d'intérêts pour moi. En effet, il est au carrefour de plusieurs domaines de compétences :

- La physique des détecteurs : un minimum de connaissance est nécessaire afin de comprendre les besoins et les contraintes du projet.
- L'électronique : l'utilisation d'instruments du commerce n'étant pas envisageable, il était donc obligatoire de développer un système spécifique.
- L'automatisme au travers du bus CAN pour transmettre des paramètres à un grand nombre de modules sans recourir à des systèmes plus complexes et nécessitant une infrastructure matérielle plus importante.
- L'informatique, pour la réalisation d'une interface permettant de contrôler l'ensemble du système.
- Un projet de taille importante, plus de 15 000 canaux à traiter, impliquant l'optimisation des choix des différents éléments du système afin de minimiser les coûts et l'espace.

L'ensemble est caractéristique de la gestion de projets complexes se déroulant au sein d'un grand laboratoire.

Enfin, le fait que la collaboration de l'expérience ALICE ait exprimé le souhait de produire 20 cartes d'impulsion supplémentaires afin de continuer les tests, est le meilleur bilan positif que je puisse exprimer.



Bibliographie

- [1] Le CERN en bref. In : CERN. CERN public. [en ligne]. http://public.web.cern.ch/public/fr/About/About-fr.html . 2012
- [2] Physique des ions lourds au LHC. In : CERN. CERN public. [en ligne]. http://public.web.cern.ch/public/fr/LHC/Heavy-ion-fr.html. 2012
- [3] ALICE. In : CERN. CERN public. [en ligne]. http://public.web.cern.ch/public/fr/LHC/ALICE-fr.html . 2012
- [4] J. Alme, ..., A. Junique, et al. The ALICE TPC. Nuclear Intruments and Methods in Physics Research A, A 622 (2010) 316-367.
- [5] H.K. Soltveit, The preamplifier-shaper for the ALICE TPC-detector, ALICE-INT-2009-039, 2009.
- [6] R.Esteve Bosch, A. Jimenez de Parga, B. Mota, L. Musa, IEEE Trans. Nucl. Sci. NS-50 (2003) 2460. doi :10.1109 /TNS.2003.820629.
- [7] L. Musa, ..., A. Junique, et al., The ALICE TPC Front End Electronics, Poceedings of the IEEE-INS, Portland, 2003
- [8] C. Gonzalez Gutiérrez, ..., A. Junique, et al., The ALICE TPC Readout Control Unit, Proceedings of the IEEE-INS, PuertoRico 2005.
- [9] George METZGER et Jean-Paul VABRE. « Circuits à constantes localisées ». Paris : MASSON & Cie, 1966, 264 p. Electronique des impulsions.
- [10] Jean-Paul VABRE. « Les générateurs d'impulsion ». Paris : MASSON & Cie, 1970, 383 p. Electronique des impulsions.
- [11] www.can-cia.org
- [12] Dominique PARET. « Le bus CAN ». Paris : DUNOD, 1996, 277 p. Réseaux locaux.



Table des annexes

Annexe 1	La TPC de l'expérience ALICE	93
Annexe 2	Volume de dérive de la TPC	94
Annexe 3	Electrode centrale	95
Annexe 4	Vue intérieure de la TPC	96
Annexe 5	Pad plane	97
Annexe 6	Surface interne d'une chambre à fils	98
Annexe 7	Connexion des FEC sur les chambres de lecture	99
Annexe 8	Carte d'impulsions	100
Annexe 9	Connexion des différents modules du bus CAN	101
Annexe 10	Schéma électronique d'un étage de sortie de la carte d'impulsion	







Figure 4-13 TPC de l'expérience ALICE au moment de son transport dans la caverne expérimentale



Annexe 2 Volume de dérive de la TPC



Figure 4-14 Structure interne et externe en fibre de carbone du volume de dérive.



Annexe 3 Electrode centrale



Figure 4-15 Vue de l'électrode centrale de la TPC.



Annexe 4 Vue intérieure de la TPC



Figure 4-16 Vue intérieure de la TPC. On peut voir le dispositif, formé de bandelettes, permettant de créer le champ électrique à l'intérieur de la TPC.



Annexe 5 Pad plane



Figure 4-17 Vue de la surface interne, ou pad plane, d'une petite chambre de lecture.



Figure 4-18 Vue agrandie du pad plane, chaque petit rectangle est un pad. Le point central de chaque pad est un trou pour la connexion des pads à l'électronique de lecture.





Annexe 6 Surface interne d'une chambre à fils

Figure 4-19 Vue interne de la surface d'une chambre à fils de la TPC. On peut distinguer le pad plane en arrière plan et les différentes couches de fils au premier plan (partie brillante)







Figure 4-20 Connexion de FEC sur une chambre de lecture interne. Afin d'évacuer la chaleur produite par les FEC, chacune d'entre elles est placée dans un système de refroidissement en cuivre.



Annexe 8 Carte d'impulsions



170 mm

Figure 4-21 Vue de la carte d'impulsion





Annexe 9 Connexion des différents modules du bus CAN

Figure 4-22 Interconnexion des cartes d'impulsion par l'intermédiaire du bus CAN.



Annexe 10 Schéma électronique d'un étage de sortie de la carte d'impulsion.



Figure 4-23 Schéma électronique d'un étage de sortie d'une carte d'impulsion.



Liste des figures

Figure 1-1 Site du CERN, à cheval sur la frontière franco-suisse	12
Figure 1-2 Vue du LHC et des puits expérimentaux	14
Figure 1-3 L'expérience ALICE	15
Figure 1-4 La TPC d'ALICE	17
Figure 1-5 Schématique du volume de dérive	
Figure 1-6 Principe de fonctionnement d'une MWPC	
Figure 1-7 Vue d'ensemble de l'électronique frontale de la TPC D'ALICE	21
Figure 1-8 Courbe semi gaussienne	22
Figure 1-9 Schéma bloc d'une partition de lecture de la TPC	23
Figure 1-10 Structure interne du PASA	24
Figure 1-11 Réponse impulsionnelle du PASA pour une charge de 150 fC.	25
Figure 1-12 Vue interne du PASA	
Figure 1-13 Diagramme de l'électronique interne de l'ALTRO.	
Figure 1-14 Photographie de la carte de lecture frontale. Elle contient 8 PASA et 8 AI	TRO.
La connexion au détecteur se fait par des câbles en kapton	
Figure 3-1 Cas théorique ou le signal d'entrée est un échelon.	
Figure 3-2 Cas théorique où le signal d'entrée est assimilé à une rampe	
Figure 3-3 Rampe saturée.	
Figure 3-4 Chaîne analogique directe.	
Figure 3-5 Signal de sortie du PASA en fonction du temps de montée du signal en ent	rée du
PASA.	40
Figure 3-6 Forme du signal à la sortie d'un switch analogique	
Figure 3-7 Ecrêteur positif	42
Figure 3-8 Ecrêteur positif à diode polarisée positivement.	43
Figure 3-9 Tension transitoire aux bornes de la diode	
Figure 3-10 Atténuateur variable contrôlable en tension	44
Figure 3-11 Etage de sortie du générateur d'impulsions	45
Figure 3-12 Architecture de l'étage de sortie analogique de la carte d'impulsions	46
Figure 3-13 Architecture interne d'un microcontrôleur de la famille HSC08 de chez	
Motorola	



Figure 3-14 Le processeur et les différents périphériques extérieurs nécessaires au	
fonctionnement du système	50
Figure 3-15 Vue interne du FPGA SPARTAN 3AN utilisé dans le projet	51
Figure 3-16 Schéma de principe de la logique interne du FPGA.	52
Figure 3-17 Agencement des données de configuration en fonction de leur destination	54
Figure 3-18 Schéma-bloc du contrôleur CAN pour les FPGA XILINX	62
Figure 3-19 Schéma bloc du contrôleur CAN MCP2515	63
Figure 3-20 Schéma-bloc du driver de ligne TJA1050	64
Figure 3-21 Architecture du réseau CAN	65
Figure 3-22 Architecture du réseau CAN avec ajout d'un répéteur.	66
Figure 3-23 Données pour la configuration du canal 24 d'une carte d'impulsion	69
Figure 3-24 Champ d'arbitrage, de commande et de données d'une trame de données	70
Figure 3-25 Face avant de l'interface de contrôle d'une carte d'impulsion	71
Figure 3-26 Empilement des différentes couches formant le circuit imprimé de la carte	
d'impulsion	72
Figure 3-27 Organigramme pour la calibration d'un canal.	74
Figure 4-1 Pulse en sortie de l'atténuateur variable pour une amplitude 150 mV.	77
Figure 4-2 Pulse en sortie de l'atténuateur variable pour une amplitude 3.5 mV	78
Figure 4-3 Sortie de trois canaux avec une amplitude et un décalage par rapport au trigge	r
différents.	79
Figure 4-4 Pulse d'amplitude maximum enregistré par une FEC	80
Figure 4-5 Pulse ayant une amplitude de 100 ADC counts	80
Figure 4-6 Comparaison entre la courbe théorique et les données numérisées	81
Figure 4-7 Echantillons représentatifs d'un pulse	83
Figure 4-8 Exemple de la distribution du point P1 à l'instant tP1	84
Figure 4-9 Trame de données bus CAN enregistrée sur le câble réseau	86
Figure 4-10 Niveaux électriques de la norme high speed du bus CAN	87
Figure 4-11 Trame de données bus CAN à la sortie du pilote de ligne	87
Figure 4-12 configuration du canal 24 par l'intermédiaire du réseau bus CAN	88
Figure 4-13 TPC de l'expérience ALICE au moment de son transport dans la caverne	
expérimentale	93
Figure 4-14 Structure interne et externe en fibre de carbone du volume de dérive	94





Liste des tableaux

Tableau 3-1 Les 7 couches du modèle	.57
Tableau 3-2 Distances maximales en fonction des débits	
Tableau 3-3 Estimation du débit du réseau CAN en fonction des divers paramètres qui le	
caractérisent	.67
Tableau 3-4 Identificateur de la trame de données	.68
Tableau 3-5 Identificateur de la carte 5 de la branche A de la partition 2	.70
Tableau 4-1 Moyenne et écart-type pour un canal à l'amplitude maximum.	.85



Résumé

Système permettant de simuler et de contrôler les signaux émis par une chambre de projection temporelle.

L'expérience ALICE (A Large Ion Collider Experiment) du grand collisionneur de hadrons (LHC) au CERN (Conseil Européen pour la Recherche Nucléaire), explore un état primordial de la matière qui a existé dans les tous premiers instants de notre univers : le plasma de quarks de gluons (QGP). La chambre de projection temporelle (TPC), principal sous-détecteur, permet d'enregistrer la trajectoire des particules issues des collisions entre les ions accélérés par le LHC. Afin d'améliorer le système d'acquisition de données du détecteur, il est nécessaire de développer un système permettant de le simuler, donc de s'affranchir du caractère aléatoire des collisions, tout en utilisant l'électronique frontale de ce même détecteur.

Le projet final prévoit de concevoir un système permettant de simuler un secteur de la TPC, soit un total de 15 448 canaux. Les canaux sont regroupés par 128 et connectés aux cartes de l'électronique frontale. Le grand nombre de canaux ainsi que l'utilisation de l'électronique réelle dans un espace restreint, ont nécessité des solutions particulières. Des techniques visant à réduire l'encombrement et les coûts tout en gardant une bonne précision ont dû être employées.

Pour simuler le détecteur, le système s'articule autour d'un module de base, c'est-àdire un générateur d'impulsion possédant 128 canaux indépendant les un des autres et qui peut se connecter sur chaque carte de l'électronique frontale. Chaque canal peut générer une impulsion analogique d'amplitude variable et décalée par rapport à un temps de référence, l'ensemble des paramètres étant contrôlé numériquement. La configuration de l'ensemble du système, soit 121 modules d'impulsions, se fait au travers d'un réseau bus CAN et d'une interface homme-machine résidant sur un PC.

Mots clés : Accélérateur - ALICE - Analogique - Bus CAN - Détecteur de particules – Impulsions – Numérique - TPC


Summary

System for simulation and control signals from a time projection chamber.

The ALICE experiment (A Large Ion Collider Experiment) of the large Hadron Collider (LHC) at CERN (European Council for Nuclear Research), explores a primordial state of matter that existed in the earliest moments of our universe: Quark Gluon Plasma (QGP). The time projection chamber (TPC) is the main sub-detector to record the trajectory of particles produced by collisions between the ions accelerated by the LHC. To improve the data acquisition system of the detector it is necessary to develop a system to simulate the particles tracks in a controlled manner and use this to stimulate the front end electronics.

The aim of the project is to design a system to simulate a complete TPC sector, comprising 15 448 channels. The channels are grouped by 128 and connected to the front end electronics cards. The large number of channels and the use of the real electronic in a confined space required special solutions. Techniques to reduce the size and cost while maintaining good accuracy had to be used.

To simulate the detector, the system is built around a core module consisting of a pulse generator with 128 independent channels and connected to each front end electronic card. Each channel can generate an analog pulse of variable amplitude and offset relative to the reference time, all parameters are controlled digitally. The configuration of the entire system, of 121 pulser modules is through a CAN bus network and a graphical user interface residing on a PC.

Key words : Accelerator – ALICE – analog – CAN bus – Particles detector – pulse – digital – TPC .